计算机组成原理考研复习.ppt

1、计算机组成原理考研复习,计算机专业课分值与题型,分值 数据结构 45分； 组成原理 45分； 操作系统 35分； 计算机网络 25分 题型 单项选择题（40题，每题2分，共80分） 综合应用题 （7题，共70分）,计算机组成原理的考查目标,2010年计算机考研统考大纲对计算机组成原理的考查目标定位为理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念；理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法；能够运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并

2、能对一些基本部件进行简单设计。 与2009年的大纲相比，2010年的大纲没有发生变化。,本课程学习方式,建立知识结构 讲解习题 课堂练习与课外作业相结合 课后自我复习*,第一章 计算机系统概述,考点分析： 计算机系统概述一章几乎没有出综合应用题的可能，大部分知识点只要了解就可以了。,计算机系统概述,计算机发展历程（了解） 计算机系统的层次结构 （了解） 计算机硬件的基本组成 计算机软件的分类 计算机的工作过程 计算机的性能指标 （理解）要注意，这些概念在后续章节中会经常出现，需要熟练掌握,计算机系统概述,什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解 计算机系统计算机硬件

3、、软件和数据通信设备的物理或逻辑的综合体。计算机硬件计算机的物理实体。计算机软件计算机运行所需的程序及相关资料。硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。,计算机系统概述,冯诺依曼计算机的特点是什么 解：冯氏计算机的特点是：由运算器、控制器、存储器、输入设备、输出设备五大部件组成；指令和数据以同一形式（二进制形式）存于存储器中；指令由操作码、地址码两大部分组成；指令在存储器中顺序存放，通常自动顺序取出执行；以运算器为中心（原始冯氏机）。,计算机系统概述,解释下列概念：主机、CPU、主存、存储单元、存储字长、存储容量、机器字长、指令字长、吞吐量MIPS、BIPS、MOPS、MFL

4、OPS、响应时间、CPU执行时间、CPU时钟周期、,主机是计算机硬件的主体部分，由CPU+MM（主存或内存）组成； CPU中央处理器（机），是计算机硬件的核心部件，由运算器+控制器组成；（早期的运、控不在同一芯片上） 主存计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元可存放一个机器字并具有特定存储地址的存储单位；,存储字长一个存储单元所存二进制代码的位数； 存储容量存储器中可存二进制代码的总量；（通常主、辅存容量分开描述） 机器字长CPU能同时处理的数据位数； 指令字长一条指令的二进制代码位数； 吞吐量在单位时间

5、内中央处理器（CPU）从存储设备读取-处理-存储信息的量。 响应时间指用户发出请求或者指令到系统做出反应（响应）的时间。 通常为节拍脉冲或周期，它是处理操作的最基本的单位。,MIPSMillion Instructions Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位； BIPSBillion Instructions Per Second，每秒执行百万条指令数； MFLOPSMillion Floating-point Operations Per Second每秒执行百万条浮点数操作；,计算机系统概述,指令和数据都存于存储器中,计算机如何区分它们？ 计算机

6、硬件主要通过不同的时间段来区分指令和数据，即：取指周期（或取指微程序）取出的既为指令，执行周期（或相应微程序）取出的既为数据。另外也可通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址。,第二章 数据的表示与运算,考点分析： 数据的表示与运算一章可考的点多，但单独出现在综合应用题中的可能性不大。数在机器中的不同表示方法及其相互转换时选择题的一个常考点,数据的表示与运算,数制与编码（掌握） 进位计数制及其相互转换 真值和机器数 BCD编码 字符与字符串 校验码 P66,习题,设有一信码字 a1a2a3a4=1011,需要用偶校验的汉明码进行传送，试编出该信息的汉明

7、码。若接收端a3变为0，如何发现，如何纠正？,1.6.3 海明校验码 Hamming codes,目的：不仅能检测出单错，还能校正单错 方法：增加校验位及相应的异或运算,以四位信息位B4 B3 B2 B1为例，在传输前生成它的海明校验码： (1)位数：N=K+r2r-1 位序： 7 6 5 4 3 2 1 B4 B3 B2 P3 B1 P2 P1, 校验位的生成公式： P3 B4 B3 B2 P2 B4 B3 B1 P1 B4 B2 B1 偶校验,对传输后的海明码进行检错和校错：, 校验和：S3 B4 B3 B2 P3 S2 B4 B3 B1 P2 S1 B4 B2 B1 P1, 当S3 S2

8、 S1 = 0时，接收到的信息是正确的； 当1S3 S2 S1 7时，则S3 S2 S1所表示的二进制值 便是出错的那一位的位序值。,例：接收到的海明码为： 7 6 5 4 3 2 1 B4 B3 B2 P3 B1 P2 P1 0 0 0 1 0 1 0,则 S3 S2 S1 =110，表示第6位(B3 )出错，改0为1。,1,表1-7 出错表的确定,1. 每个校验位P必分布在2k位上，使其仅在一个校验和S中 出现； 2. 信息位B分布在非2k位上，使其在一个以上的校验和S中 出现； 3. 若传送后海明码中的某一位出错，则将影响它所在的校 验和Si , 故能得到它的位序值，即可实现其单错的定位

9、 和校错。,习题：,信息字段代码为: m(x) =1011001 g(x)=x4+x3+1 CRC是多少？,循环冗余校验码 Cyclic Redundancy Check,CRC码是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。 生成CRC码的基本原理：任意一个由二进制位串组成的代码都可以和一个系数仅为0和1取值的多项式一一对应。,CRC码集选择的原则,若设码字长度为N，信息字段为K位，校验字段为R位(N=K+R)，则对于CRC码集中的任一码字，存在且仅存在一个R次多项式g(x)，使得V(x)=A(x)g(x)=xRm(x)+r(x);其中: m(x)为K

10、次信息多项式， r(x)为R-1次校验多项式，g(x)称为生成多项式：g(x)=g0+g1x+ g2x2+.+g(R-1)x(R-1)+gRxR发送方通过指定的g(x)产生CRC码字，接收方则通过该g(x)来验证收到的CRC码字 。 借助于多项式除法，其余数为校验字段。,例如：信息字段代码为: 1011001； 对应m(x)=x6+x4+x3+1 假设生成多项式为：g(x)=x4+x3+1； 则对应g(x)的代码为: 11001x4m(x)=x10+x8+x7+x4 对应的代码记为：10110010000；采用多项式除法: 得余数为: 1010 (即校验字段为：1010）发送方：发出的传输字段

11、为: 1 0 1 1 0 0 1 1010接收方：使用相同的生成码进行校验:接收到的字段/生成码（二进制除法）如果能够除尽，则正确，,除法没有数学上的含义，而是采用计算机的模二除法，即，除数和被除数做异或运算。进行异或运算时除数和被除数最高位对其，按位异或。,1011001 0000 - 11001 - = 01111010000 1111010000 - 11001 - = 0011110000 11110000 - 11001 - = 00111000 111000 - 11001 - = 001010,数据的表示与运算,定点数的表示与运算（熟练掌握） 定点数的表示 无符号数的表示和有符号

12、数的表示 定点数的运算 定点数的移位运算（注意算术移位右移时最高位的确定）； 原码定点数加减运算；补码定点数加减法运算；定点数乘除运算；P87 溢出概念和判别方法,数据的表示与运算,浮点数的表示与运算（掌握） 浮点数的表示 浮点数的表示范围； IEEE754标准P44 浮点数的加减运算 要能够描述出浮点数加减运算的步骤，注意浮点数的规格化,数据信息,指令信息,数值型数据,非数值型数据,产生控制信号的基本依据,第1节 数据型数据的表示,2.1.1 进位计数制,要求掌握二进制数、八进制数、十六进制数、十进制数之间的相互转换。,2.1.2 带符号数的表示,1、真值与机器数,机器数：在计算机中使用的连

13、同数符一起数码化的数。,真值：正负号加绝对值表示的数值。,常用的机器数表示形式有原码、补码和反码。,例如：设机器字长为8位，有如下真值的原、补、反码,无符号整数,定点整数,定点小数,0000000011111111,0255,-127127,-128127,-(1-2-7) (1-2-7),-1 (1-2-7),1,2-7,2.1.3 定点数与浮点数,1、定点数,设机器字长8位，则一些定点数的表示范围如下：,分辨率,浮点数机器格式：,R：阶码底，隐含约定，与尾数基数相同。,E：阶码，为定点整数，补码或移码表示。 其位数决定数值范围；,阶符表示数的大小。,M：尾数，为定点小数，原码或补码表示。

14、其位数决定数的精度；,数符表示数的正负。,最高有效位绝对值为1,2 、浮点数,（1）典型浮点数格式,Ms：尾数的符号位，也是整个浮点数的符号位。,（2） 表示范围,表示范围：,-231 231 (1-2-9),例：某规格化浮点数用补码表示，其中阶码6位，含1位阶符；尾符1位，尾数9位。,阶符1位，阶码k位，补码表示，以2为底； 数符1位，尾数n位，补码表示，规格化。,绝对值最大浮点负数：,最大浮点正数：,最小浮点正数：,阶码为最大数：,尾数为绝对值最大的负数：,-1,尾数为最大数：,阶码为最大数：,阶码为最小数：,尾数为最小正数：,2-1,最小绝对值：,2-33,（3） 实用浮点数格式,IEE

15、E754标准的32位浮点数格式为：,阶码,S ,尾数,数符,31 30 23 22 0,阶码：8位以2为底，阶码 = 阶码真值 + 127 。,尾数：23位，采用隐含尾数最高位1的表示方法， 实际尾数24位，尾数真值 = 1 + 尾数,S：数符，0正1负。,这种格式的非0浮点数真值为：,（3） 实用浮点数格式,例如：试将-（0.11）用IEEE短实数浮点格式表示出来。,阶码,S ,尾数,数符,31 30 23 22 0,阶码：阶码 = 阶码真值 + 127= -1+127=126=（01111110）,尾数：为 0.100 0,2,数符：为1,2,该浮点代码为 1,01111110,100 0

16、,阶码8位,尾数23位,浮点数加减运算的步骤,对阶 尾数相加 规格化 当运算结果的尾数不是11.0 xxxx或00.1xxxx的形式时 当尾数的符号位为01或者10时需要右规 右规的方法是尾数连同符号位右移一位，和的阶码加1。,浮点数加减运算的步骤,当尾数的符号位和最高有效位为11.1或者00.0时需要左规。 左规的方法是尾数连同符号位右移一位，和的阶码减1，直到尾数出现11.0或00.1为止。 溢出判断 当阶码的符号位为01或者10时，表示溢出。 注意当尾数的符号位为01或者10时需要右规,数据的表示与运算,算术逻辑单元ALU（理解）P82 串行加法器和并行加法器 算术逻辑单元ALU的功能与

17、结构 要理解串行加法器和并行加法器原理和区别，要掌握ALU的功能与结构，这是后续相关章节的基础。,第三章 存储器层次结构,考点分析： 存储器层次结构是组成原理这门课的重点，大家在复习这一章的时候要注意Cache-主存-外存的层次结构，对比Cache-主存和虚拟存储器的相关思想、原理和方法。 本章是综合应用题常考点，典型的考题包括Cache的三种不同映像方式的相关计算，主存芯片的字扩展和位扩展方案设计以及虚存相关地址转换的内容。,存储器层次结构,存储器的分类（识记）包括各种不同的分类方式，不同存储器的对比识记 存储器的层次化结构（理解） 理解Cache-主存-外存的层次结构设计的原理和目的理解,

18、存储器层次结构,半导体随机存取存储器（掌握） SRAM存储器的工作原理 DRAM存储器的工作原理 注意DRAM刷新相关问题，以及SRAM和DRAM的对比,存储器层次结构,只读存储器（了解）知道有PROM、EPROM、EEPROM等不同种类的ROM 主存与CPU的连接（熟练掌握）这是解决主存扩展问题的基础P288(188) 双口RAM和多模块存储器（掌握）,存储器层次结构,高速缓冲存储器（Cache）（熟练掌握 ）P300 程序访问的局部性原理 Cache的基本工作原理 Cache和主存之间的映射方式 不同映射方式的对比，以及相关的计算 Cache中主存块的替换算法 理解不同的替换算法的思想 C

19、ache写策略 了解写直达和回写的原理和目的,存储器层次结构,虚拟存储器（熟练掌握） P328 虚拟存储器的基本概念 页式虚拟存储器 段式虚拟存储器 段页式虚拟存储器 TLB（快表） 注意虚拟地址和物理地址的转换问题，如何查段表和页表；TLB的原理和作用；平均访问时间的计算等。,TLB：Translation lookaside buffer,即旁路转换缓冲，或称为页表缓冲；里面存放的是一些页表文件（虚拟地址到物理地址的转换表）。 X86保护模式下的寻址方式：段式逻辑地址线形地址页式地址； 页式地址=页面起始地址+页内偏移地址；,对应于虚拟地址：叫page（页面）；对应于物理地址：叫frame

20、（页框）； X86体系的系统内存里存放了两级页表，第一级页表称为页目录，第二级称为页表。 TLB和CPU里的一级、二级缓存之间不存在本质的区别，只不过前者缓存页表数据，而后两个缓存实际数据。,第四章 指令系统,考点分析： 指令系统历来都是考试的常考点，这一章相对简单，要拿高分就要确保这章相关考点的分数。,指令系统,指令格式（熟练掌握 ） 指令的基本格式 定长操作码指令格式 扩展操作码指令格式 定长操作码和扩展操作码优缺点的对比，采用扩展操作码方式指令数目的计算以及设计 P50,课堂练习,已知指令字长为16位，每个地址码为4位，采用扩展操作码的方式，设计15条三地址指令，15条二地址指令，15条

21、一地址指令，16条零地址指令，画出扩展图,课堂练习,指令系统指令字长为16位，具体双操作数、单操数和无操作数三种指令格式，每个操作数地址规定用6位表示，现要求设计14条双操作数指令、 100条单操作数指令和100条无操作数指令，画出扩展图。,指令系统,指令的寻址方式（掌握） 有效地址的概念 数据寻址和指令寻址 常见寻址方式 要注意不同寻址方式的对比，掌握每种方式的寻址过程,常见寻址方式,立即数寻址 直接寻址 寄存器寻址 寄存器间接寻址 变址寻址,常见寻址方式,相对寻址 基址寻址 间接寻址 堆栈寻址,指令系统,CISC和RISC的基本概念（了解） 知道两者的区别,CISC与RISC的对比,第五章

22、 中央处理器,考点分析： 中央处理器这一章是重点和难点，组成原理考试几乎必考的章节。,中央处理器,CPU的功能和基本结构（掌握） 指令的执行过程（熟练掌握） 这里可以出现综合应用题，结合微指令的考点考查一条指令执行的各个步骤。 数据通路的功能和基本结构（掌握）,中央处理器,控制器的功能和工作原理（熟练掌握） 硬布线控制器 微程序控制器 微程序、微指令和微命令；微指令格式；微命令的编码方式；微地址的形成方式 这又是一个综合应用题点，可以考查的微程序控制器相关的原理；还可以在选择题中出现两种不同控制器的对比。,中央处理器,指令流水线 指令流水线的基本概念 超标量流水和动态流水线的基本概念 这主要是

23、选择题的考点。,1. 流水技术,流水技术是指：将一个重复的时序过程分解成为若干个子过程，而每个子过程都可有效地在其专用功能段上与其他子过程同时执行。,2流水技术的特点,(1) 流水过程由多个相联系的子过程组成，每个子过程称为流水线的“级”或“段”。“段”的数目称为流水线的“深度”。,(2) 每个子过程由专用的功能段实现；,流水线的基本概念,(4) 流水线需要有“通过时间”（第一个任务流出结果所需的时间），在此之后流水过程才进入稳定工作状态，每一个时钟周期（拍）流出一个结果；,(3) 各个功能段所需时间应尽量相等，否则，时间长的功能段将成为流水线的瓶颈，会造成流水线的“堵塞”和“断流”。这个时间

24、一般为一个时钟周期（拍）；,(5) 流水技术适合于大量重复的时序过程，只有输入端能连续地提供任务，流水线的效率才能充分发挥。,流水线技术,2ARM的流水线设计问题 （1）缩短程序执行时间: 提高时钟频率fclk 减少每条指令的平均时钟周期数CPI,流水线中的相关,1相关的概念,流水线中的相关是指相邻或相近的两条指令因存在某种关联，后一条指令不能在原指定的时钟周期开始执行。, 结构相关 当硬件资源满足不了同时重叠执行的指令的要求，而发生资源冲突时，就发生了结构相关。,2相关的分类, 数据相关 当一条指令需要用到前面某条指令的结 果，从而不能重叠执行时，就发生了数据相 关。 控制相关 当流水线遇到

25、分支指令和其他能够改变 PC值的指令时，就会发生控制相关。,3几个问题, 相关有可能会使流水线停顿。, 消除相关的基本方法： 让流水线中的某些指令暂停，而让其它 指令继续执行。,流水线中的结构相关,2. 如果某种指令组合因资源冲突而不能顺利重 叠执行，则称该机器具有结构相关。,1. 在流水线机器中，为了使各种指令组合能顺 利地重叠执行，需要把功能部件流水化，并 把资源重复设置。,3. 常见的导致结构相关的原因： 功能部件不是全流水 重复设置的资源的份数不够,4. 结构相关举例：访存冲突,当数据和指令存在同一存储器中时，访存指令会导致访存冲突。 解决办法： 插入暂停周期 （“流水线气泡”或“气泡

26、”）,5. 避免结构相关：,6. 有些设计方案允许有结构相关, 所有功能单元完全流水化 设置足够的硬件资源硬件代价很大。, 降低成本 减少部件的延迟,解决方法： 设置相互独立的指令存储器和 数据存储器或设置相互独立的 指令Cache和数据Cache。,流水线的数据相关,1. 数据相关简介 当指令在流水线中重叠执行时，流水线有 可能改变指令读/写操作数的顺序，使之不同 于它们在非流水实现时的顺序，这将导致数据 相关。,3. 数据相关的分类,按照指令对寄存器的读写顺序，可以将数据相关分为以下三种类型：（考虑两条指令i和j ， 假设i 先进入流水线）,(2) 写后写相关 (WAW) 在 i 写入之前

27、，j 先写。 最后写入的结果是 i 的，错误！,(1) 写后读相关 (RAW) 在 i 写入之前，j 先去读。j 读出的内容是错误的。这是最常见的相关。, 这种相关仅出现在这样的流水线中：, 流水线中有多个段可以进行写操作 当某条指令在流水线中暂停时，允许其后 的指令继续向前流动。,(3) 读后写相关 (WAR),在 i 读之前，j 先写。 i 读出的内容是错误的！, 这种相关仅出现在这样的流水线中： 有些指令是在流水线的后部读源操作数，而有些指令则是在流水线的前部写结果。, 这种相关很少发生； （因为流水线一般是先读操作数，后写结果）, 复杂指令可能导致这种相关。,2. 利用定向技术减少数据

28、相关引起的暂停 (1) 定向技术的主要思路：在发生上述数据相关时，后面的指令并不是马就要用到前一条指令的计算结果。 如果能够将计算结果从其产生的地方直接送到需要它的地方，就可以避免暂停。,(3) 当定向硬件检测到前面某条指令的结果寄存器就是当前指令的源寄存器时，控制逻辑会将前面那条指令的结果直接从其产生的地方定向到当前指令所需的位置。 (4) 一个功能单元的输出不仅可以定向到其自身的输入，而且还可以定向到其它单元的输入。,(1) 并非所有的数据相关都可以用定向技术解决,4. 需要暂停的数据相关,(2) 增加流水线互锁硬件，插入“暂停”。 当互锁硬件发现这种相关时，就 暂停流水线，直到相关消失。

29、,流水线的控制相关,1. 分支指令的执行结果,一、分支引起的暂停及减少分支开销的方法, 转移失败：PC值加4 转移成功：将PC值改变为转移目标地址,一旦检测到分支指令(在ID段)，就暂停执行其后的指令，直到分支指令到达MEM段，确定出新的PC值为止。,2. 处理分支指令最简单的方法,3. 减少分支开销的两种途径, 在流水线中尽早判断分支转移是否成功； 转移成功时，尽早计算出转移目标地址。,超标量执行,超标量(Superscalar)执行：超标量CPU采用多条流水线结构,执行1,取指,指令,译码2,译码1,执行2,执行1,取指,译码2,译码1,执行2,流水线1,流水线2,数据回写,超标量执行,通

30、过重复设置多套指令执行部件，同时处理并完成多条指令，实现并行操作，来达到提高处理速度的目的。所有ARM内核，包括流行的ARM7、ARM9和ARM11等，都是单周期指令机。ARM公司下一代处理器将是每周期能处理多重指令的超标量机。但是： 超标量处理器在执行的过程中必须动态地检查指令相关性； 必须将分支被执行和分支不被执行这两种情况分开考虑。,第六章 总线,考点分析： 总线一章不是考试的重点，需要识记的内容较多，相对的重点在于总线仲裁和定时。,总线,总线概述 （了解） 总线的基本概念 P384 总线的分类 总线的组成和性能指标 注意单总线、双总线和多总线指的是有几套数据总线、控制总线以及地址总线。

31、,单总线结构：,它是一组总线连接整个计算机系统的各大功能部件，各大部件之间的所有的信息传送都通过这组总线。 单总线的优点是允许I/O设备之间或I/O设备与内存之间直接交换信息，只需CPU分配总线使用权，不需要CPU干预信息的交换。所以总线资源是由各大功能部件分时共享的。 单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞量达到饱和甚至不能胜任的程度。故多为小型机和微型机采用。,双总线结构：,它有两条总线，一条是内存总线，用于CPU、内存和通道之间进行数据传送；另一条是I/O总线，用于多个外围设备与通道之间进行数据传送。双总线结构中， 通道是计算机系统中的一个独立部

32、件，使CPU的效率大为提高，并可以实现形式多样而更为复杂的数据传送。 双总线的优点是以增加通道这一设备为代价的，通道实际上是一台具有特殊功能的处理器，所以双总线通常在大、中型计算机中采用。,三总线结构：,在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。 这三条总线是：内存总线，输入/输出（I/O）总线和直接内存访问（DMA）总线，内存总线用于CPU和内存之间传送地址、数据的控制信息；I/O总线供CPU和各类外设之间通讯用；DMA总线使内存和高速外设之间直接传送数据。 一般来说，在三总线系统中，任一时刻只使用一种总线；但若使用多入口存储器，内存总线可与DMA总线同时工作，此时三总线系统可以比单总线系统运行得更快。 但是三总线系统中，设备到不能直接进行信息传送，而必须经过CPU