EDA软件应用与开发.ppt

1、EDA软件应用与开发,电子信息专业,田开坤,主目录,引言（微电子） 课程安排与考核 EDA 概述 PSPICE简介 Maxplus入门 AHDL 语言,引言,微电子技术的发展,引言(微电子),微电子工业增长预测,Moore定律,这个论断是在第一块平面集成电路产生4年以后的1965年做出的 当时认为这个发展趋势将持续到1975年。 事实上，这个发展规律在目前仍然是正确的。,Inter微处理器的发展,数据来源：Inter2002,Inter CPUPentium4,系统外频400MHz 二级高速缓存大小256K 时钟频率（MHz）1.7G 晶体管数量4200万 核心电压1.75V 工艺(微米)0.

2、18微米,最新CPU3.2GHz,基于Northwood核心的Pentium4处理器，主频为 3.2GHz 的P4C将于九月23日推出 上图为CPU实物图和风扇,2010年展望,单片集成度10亿（1 billion）门ASIC640亿（64G）位的Memory 复杂的系统芯片(SOC)的广泛应用 IP及其复用技术,第一部分,课程安排与考核,课程开设的目的,掌握EDA技术的基本概念，了解EDA软件的基本工作原理和主要算法 熟练使用PSPICE软件进行电路分析 熟练使用Maxplus2软件进行电路设计 熟练掌握AHDL硬件描述语言，能够对系统进行规范的描述 能够使用EDA工具实现IC设计中的综合，

3、静态时序分析，形式验证和模拟等相关任务,课程内容,电子电路PSPICE程序辅助分析（13） 实验四 组合逻辑-译码器的设计 实验五 组合逻辑电路的设计 实验六 触发器功能的模拟实现 实验七 扫描显示驱动电路 实验八 计数器及时序电路 实验九 数字钟（综合实验） 实验十 字符发生器（综合实验） 实验十一 函数信号发生器（综合实验） 实验十二 模拟信号检测（综合实验）,实验一和实验四入门实验,课程安排与要求,每个实验三学时（上机实践，接受检查，写实验报告） 分组上机，每组二十人 计算机实行小组承包，组长负责制（请推选计算机高手当组长） 综合性实验要求逐个检查，演示实验结果。,课程考核,上机实验报告

4、（50） 课程学习心得（20） 上课情况（30）,计算机承包使用要求,所承包的计算机主要用来完成EDA实验课程相关内容。 小组成员有平等使用计算机的权利，组长应该排好时序表。 学生自己负责软件安装、维护、管理，施行小组负责制。 严禁私自打开机箱操作硬件，发生硬件故障应及时向老师反映。 严禁安装游戏软件、玩游戏、看影碟，浏览黄色网站。 严禁携带无关人员进入实验室。 实验室不许大声交谈，不许喧闹。 保持实验室清洁，不准吸烟，不准乱丢垃圾。,第二部分,EDA 概述,EDA: Electronic Design Automation电子设计自动化 PLD: Programmable Logical D

5、evice可编程逻辑器件 CPLD: Complex Programmable Logical Device复杂可编程逻辑器件 FPGA: Field Programmable Gates Array现场可编程门阵列,常用专业术语（一）,HDL: Hardware Description Language 硬件描述语言 ASIC: Application Specific Integrated Circuit特定用途集成电路 SOC: Start of Conversion Pulse转换反转脉冲起始,常用专业术语（二）,EDA工程概念,EDAElectronic Design Automat

6、ion,以计算机为工作平台，以EDA软件工具为开发环境，以硬件描述语言为设计语言，以可编程器件为试验载体，以ASIC、SOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。,EDA技术的范畴和应用,版图设计 PLD开发 系统级设计 综合与仿真 PCB板设计 混合电路设计 数字电路设计 高速电路设计 模拟电路设计,EDA工 具,EDA技术特点,立足于计算机工作平台而开发出来的一套先进的设计电子系统的软件 EDA技术更多指芯片内的电路设计，开发人员可以通过自己的电路设计来定制其芯片内部的电路功能 现代EDA技术采用高级语言描述，具有系统级仿真和综合能力 ISP技术：芯片在系统可编

7、程In System Programmable 可编程器件（芯片）体积小、容量大、IO口丰富,现代电路设计模式,可编程芯片,利用EDA软件对芯片进行设计,输出1,输出2,编程下载(Programmer),可编程芯片,ALTERA 可编程芯片 CPLD or FPGA,第三部分,PSPICE简介,PSPICE 简介,PSPICE是由SPICE（Simulation Program with Integrated Circuit Emphasis）发展而来的用于微机系列的通用电路分析程序。 主要功能： 1、直流（DC）分析：静态工作点，灵敏度等 2、交流（AC）小信号分析：频率响应分析和噪声分析

8、3、瞬态分析：即时域分析 （Transient） 4、蒙特卡洛和最坏情况分析 （Monte Carlo、Worst Case）,PSPICE几大程序项,PSPICE应用举例,用Schematics绘制的电路图,PSPICE应用举例,已经标注出电路各点电压和电流值,PSPICE应用举例,用Probe观察输入输出波形,PSPICE应用举例,用Probe观察频率响应分析,第四部分,Maxplus入门,双击桌面上的 MAX+PLUS II 图标,启动MAX+PLUS II程序,在 开始 菜单程序：选择 MAX+PLUS II 项，开始运行 MAX+PLUS II,快捷键,Max+Plus界面图,1、启

9、动界面 2、原理图编辑器 3、波形编辑器 4、文本编辑器,Max+Plus应用举例,某建筑走廊有三个出入口，分别位于走廊的两头和中间，每个出入口都有一个开关控制走廊照明灯。,设计一逻辑电路实现对照明灯的控制,照明灯表达式（已经最简）：LM（1,2,4,7）,逻辑电路图,逻辑分析与设计,真值表,输 入A、B、C0-关；1-开,输出 L0-关；1-开,解： 输入：三个开关A、B、C(0表示断开，1表示闭合) 输出：照明灯L(0表示灭，1表示亮),照明灯表达式（已经最简）：LM（1,2,4,7）,逻辑电路图,逻辑分析与设计,真值表,LM（1，2，4，7）,逻辑电路图,图形输入(Graphic Edi

10、tor),编译 (Simulator),波形编辑(Waveform Editor),添加激励信号,波形编译（Complier）,编译通过,波形仿真,输入输出时序图,管脚编辑(Floorplan Editor),编程下载（Programmer）,硬件测试（Test）,L-EDA-IV型实验系统 该实验系统不仅针对CPLD/FPGA入门使用和简单设计应用, 而且对于程度较高的同学, 该系统提供了极其丰富的功能单元和扩展单元，各功能单元可以灵活组合,能够做出超出大纲要求的具有复杂性和创造性的综合实验,ALTERA MAX EPM7128SLC84-15,小结Maxplus设计流程,第四部分,AHDL

11、 语言,What is AHDL,Altera Hardware Description Language AHDL语言是ALTERA公司开发的高效、易学的硬件描述语言，在Max+plus软件中使用，它比VHDL语言更有效,SUBDESIGN Example ( A,B,C,D : INPUT; Ena : OUTPUT; ) BEGIN Ena = A ,分设计段,变量段,一个AHDL逻辑设计至少必须包含一个分设计段(Subdesign Section)和一个逻辑设计段(Logic Section),其它段和语句是可选择的，AHDL的设计文件是用Max+Plus软件的文本编辑器编写的源程序(

12、*.tdf),逻辑段,AHDL一般语言结构,AHDL应用举例,前面路灯的例子 对应AHDL语言,逻辑段布尔方程,逻辑段中布尔方程用于表达节点之间的逻辑关系，该关系必须遵从逻辑规则。 表达式的左边可以是一个字符变量、端口和组，右边是布尔方程表达式。,a = (c ,逻辑段布尔控制方程,该控制方程用于建立状态机的时钟、复位和时钟使能信号。 该控制方程的格式为.，所以该例中状态机名是ss,三个端口：时钟、复位和使能。,ss.clk = clk1; ss.reset = a ,逻辑段CASE语句,CASE f.q IS WHEN H00 = addr = 0; s = a ,逻辑段缺省叙述语句,BEG

13、IN DEFAULTS a = VCC; END DEFAULTS; IF y ,该语句指定真值表中变量的缺省值,逻辑段IF THEN语句,IF a = b THEN c8.1 = H 77; addr3.1 = f3.1.q; f.d = addr + 1; ELSIF g3 $ g4 THEN f.d = addr; ELSE d = VCC; END IF;,逻辑段FOR GENERATE 语句,CONSTANT NUM_OF_ADDERS = 8; SUBDESIGN 4gentst ( aNUM_OF_ADDERS.1, bNUM_OF_ADDERS.1, cin : INPUT; cNUM_OF_ADDERS.1, cout : OUTPUT; ) VARIABLE carry_out(NUM_OF_ADDERS+1).1 : NODE; BEGIN carry_out1 = cin; FOR i IN 1 TO NUM_OF_ADDERS GENERATE ci = ai $ bi $ carry_outi; % Full Adder % carry_outi+1 = ai ,