微机原理课件-5

1、1,第5章 处理器总线时序和系统总线,微机原理及应用,微机原理及应用第5章 处理器总线时序和系统总线 2,【主要内容】,5.1 8086的引脚功能 6.2 8086处理器时序 6.3 系统总线,微机原理及应用第5章 处理器总线时序和系统总线 3,5.1 8086CPU的引脚功能和工作方式,（1）地址/数据总线 （2）地址/状态总线 （3）控制总线和其他控制线,微机原理及应用第5章 处理器总线时序和系统总线 4,（1）地址/数据总线（AD15AD0 ）,是分时复用总线。 在总线周期T1内，它们是用来输出要访问的存储器地址或I/O端口地址A15A0； 在总线周期的其他时间内，作为双向数据总线； 对

2、8086就是D15D0； 对8088就是D7D0。,微机原理及应用第5章 处理器总线时序和系统总线 5,（2）地址/状态总线A19/S6 A16/S3,是分时复用总线。 在总线周期T1内，它们是用来输出要访问的存储器地址的高4位A19A16； 在总线周期的其他时间内，这4条线作为输出CPU的状态信息。 ）S6恒为0； ） S5反映中断允许标志IF的值； ） S4和S3组合值用来指示当前正在使用哪个段寄存器。(P152),微机原理及应用第5章 处理器总线时序和系统总线 6,（3）控制总线,BHE/S7高8位数据总线允许/状态S7信号，是分时复用总线，在总线周期T1内，作为D15D8允许信号，低电

3、平有效；如输出高电平，表示只使用低8位数据线 D7D0 ； BHE与A0组合控制传送数据的格式。,微机原理及应用第5章 处理器总线时序和系统总线 7,（3）控制总线（续上页）,RD读控制（输出，低电平有效），表示CPU正在读存储器或I/O端口输入； READY准备好信号（输入），是由所访问的存储器或I/O设备发来的响应信号，高电平表示数据已经准备就绪，马上可以进行一次数据传送。CPU在总线周期T3，对READY进行采样。 TEST测试信号（输入），当CPU执行WAIT指令时，每隔5个时钟周期对此引脚测试一次，是高电平时，CPU继续等待，直到出现低电平，CPU才开始执行下一条指令。,微机原理及应

4、用第5章 处理器总线时序和系统总线 8,（3）控制总线（续上页）,INTR中断请求（输入），是可屏蔽中断请求信号，当此引脚为高电平时，表示外设提出中断请求。CPU在每一条指令的最后一个时钟周期对INTR进行测试。 NMI非屏蔽中断请求（输入，上升沿触发），当该引脚输入一个由低电平变高电平的信号时，CPU会在执行完当前指令后，响应中断请求。不受IF影响，不能用指令加以屏蔽。,微机原理及应用第5章 处理器总线时序和系统总线 9,（3）控制总线（续上页）,RESET复位信号（输入），高电平持续4个时钟周期以上有效。复位后，FR、IP、DS、SS、ES和指令队列清零，（CS）=FFFFH。 MN/MX

5、最小/最大工作方式（输入），该引脚接高电平时，表示CPU工作于最小工作方式；反之，是CPU工作于最大工作方式。,8086引脚公用信号列表,微机原理及应用第5章 处理器总线时序和系统总线 10,8086引脚信号定义（1）,微机原理及应用第5章 处理器总线时序和系统总线 11,2、最小工作方式,当MN/MX（33号引脚）接+5V时，8086/8088处于最小工作方式，整个系统只有一片CPU，所有的总线控制信号都由该CPU产生。 INTA中断响应信号（输出），是CPU对外设的中断请求的回答信号。 ALE地址锁存允许信号（输出），是CPU在每个总线周期T1发出的，高电平表示当前地址/数据复用线上输出的

6、是地址信息。,微机原理及应用第5章 处理器总线时序和系统总线 12,2、最小工作方式（续上页）,DEN数据允许信号（输出），表示CPU准备好接受和发送数据。 DT/R数据收发信号，用其控制数据的传送方向。此引脚为高电平，则CPU进行数据发送；反之，CPU进行数据接受； M/IO存储器/IO控制信号，高电平表示访问存储器，低电平表示访问I/O。 WR写信号（输出）此引脚低电平时，表示CPU正在执行存储器或I/O的写操作。,微机原理及应用第5章 处理器总线时序和系统总线 13,2、最小工作方式（续上页）,HOLD总线保持请求信号（输入），是系统中其他总线主控部件向CPU发出的请求占用总线的申请信号

7、。 HLDA总线保持响应信号（输出），是CPU对请求占用总线使用权的响应信号。 最小工作方式引脚列表,微机原理及应用第5章 处理器总线时序和系统总线 14,8086引脚信号定义（2）,微机原理及应用第5章 处理器总线时序和系统总线 15,3、最大工作方式,当MN/MX（33号引脚）接地时，8086/8088处于最大工作方式，系统的总线控制信号由专用的总线控制器8288提供。最大方式用于多处理器和协处理器的结构中。 最大工作方式引脚列表,微机原理及应用第5章 处理器总线时序和系统总线 16,8086引脚信号定义（3）,微机原理及应用第5章 处理器总线时序和系统总线 17,5.2 8086处理器时

8、序,1、指令周期（Instruction Cycle） 执行一条指令所需要的时间。 （1）指令不等长：最短的指令是一个字节，大部分指令是两个字节，最长的指令6个字节。 （2）指令执行时间不等：最短执行时间是两个时钟周期，一般的加、减、比较、逻辑操作是几十个时钟周期，最长的为16位数乘除法操作约需要200个时钟周期。,微机原理及应用第5章 处理器总线时序和系统总线 18,5.2 8086处理器时序,2、总线周期（Bus Cycle） CPU从存储器或I/O端口读写一个字节或字的时间，称为总线周期。 一个总线周期至少由4个时钟周期组成。也即4个T状态，分别是T1，T2，T3，T4。一个总线周期完成

9、一次数据传输，至少要有传送地址和传送数据两个过程。在T1期间，CPU输出地址，在随后的三个T周期，用于传送数据。 考虑到CPU的速度，在T3、T4之间插入等待状态TW（一个或多个附加的时钟周期，个数由指令定，如执行一条乘法指令需要等待124个时钟周期）。,微机原理及应用第5章 处理器总线时序和系统总线 19,5.2 8086处理器时序,3、时钟周期（Clock Cycle） 8086CPU由外部的一片8284A芯片提供主频8MHz的时钟信号，时钟周期是125ns。 一个时钟周期又称为一个T状态。,微机原理及应用第5章 处理器总线时序和系统总线 20,5.3 系统总线概述,1、总线的分类 2、总

10、线的操作过程 3、总线的数据传输方式,微机原理及应用第5章 处理器总线时序和系统总线 21,1、总线的分类,按所处位置分 （1）片内总线：位于微处理器芯片内部。 （2）片总线：称为局部总线。一台单板机或一个插件板的板内总线，用于连接各芯片。 （3）内总线：称为系统总线。用于微机系统各插件板间的连接。 （4）外总线：称为通信总线。用于微机系统之间、微机系统与其他系统或设备间的连接。,微机原理及应用第5章 处理器总线时序和系统总线 22,1、总线的分类,微机原理及应用第5章 处理器总线时序和系统总线 23,1、总线的分类（接上页）,按功能分 （1）地址总线：传送地址的信号线。其数目决定了寻址范围。单向、三态总线 （2）数据总线：传送数据和代码的信号线。双向信号线 （3）控制总线：传