




版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、第五章 存储器,5.1 存储器分类 5.2 随机存取存储器RAM 5.3 只读存储器ROM 5.4 CPU与存储器的连接,5.1 存储器分类,一、按用途分类 分成内部存储器和外部存储器。 1、内部存储器 内部存储器也称为内存,是主存储器,位于计算机的内部。 2、外部存储器 外部存储器也称为外存,是辅助存储器。,内存存放当前运行的程序和数据。 特点:快,容量小,随机存取,CPU可直接访问; 通常由半导体存储器构成; RAM、ROM; 外存存放非当前使用的程序和数据。 特点:慢,容量大,顺序存取/块存取。专门设备管理,需调入内存后CPU才能访问; 常见外存:硬盘、软盘、光盘等; 一般是用磁表面存储
2、器件构成。,二、按存储器的性质分类 内存按存储器性质分类通常分为随机存取存储器(RAM)和只读存储器(ROM)。,1、RAM(随机存取存储器) (1)存放的是暂时性数据和应用程序; (2)断电后,数据全部消失; (3)通常所说内存容量即指RAM容量; 2、ROM(只读存储器) (1)通常存放系统软件和永久性系统数据,如:操作系统的程序(BIOS)或用户固化的程序; (2)断电后,数据也不会丢失。,分类小结,半导体 存储器 (内存),只读存储器 (ROM),随机存储器 (RAM),静态(SRAM):通常用于计算机的Cache 动态(DRAM):主要用于计算机的主存,掩膜 ROM 可编程ROM(P
3、ROM) 可擦除的ROM(EPROM) 电可擦除的ROM(EEPROM) 闪速存储器(Flash Memory):新一代ROM-BIOS,三、 存储器的主要技术指标 存储容量:存储单元个数M每单元位数N 存取时间:从启动读(写)操作到操作完成的时间 存取周期:两次独立的存储器操作所需间隔的最小时间 平均故障间隔时间MTBF(可靠性) 功耗:动态功耗、静态功耗,5.2 随机存取存储器RAM,要求: *SRAM与DRAM的主要特点(了解) *常用存储器芯片及其与系统的连接(掌握) *存储器扩展技术(掌握),一、静态随机存取存储器(SRAM) 1、特点 速度快(20ns-40ns,现在有小于1ns的
4、),不需刷新,外围电路比较简单,但集成度低(存储容量小,约1Mbit/片),功耗大。 PC机中,SRAM被广泛用作高速缓冲存储器cache。 容量为M*N的SRAM芯片,其地址线数=2M; 数据线数=N。反之,若SRAM芯片的地址线数为K,则可以推断其单元数为2K个。,2、静态RAM的例子 典型的SRAM芯片如: 2114(1K4位);6116(2K8位); 6264(8K8位);62128(16K8位); 62256(32K8位),,其中: A12A0:地址线 IO7IO0:数据线 /WE:写允许信号,低电平有效 /OE:读允许信号,低电平有效 /CE1,CE2:片选 Vcc:+5V, GN
5、D:地,图5.4 6264芯片管脚图,下图给出6264芯片例子:,下图为6264芯片与CPU的连接:,图5-4 SRAM与CPU的连接图,二、动态随机存取存储器(DRAM) 1、特点 DRAM是靠MOS电路中的栅极电容来存储信息的,由于电容上的电荷会逐渐泄漏,需要定时充电以维持存储内容不丢失(称为动态刷新),所以动态RAM需要设置刷新电路,相应外围电路就较为复杂。 刷新定时间隔一般为几微秒几毫秒 DRAM的特点是集成度高(存储容量大,可达1Gbit/片以上),功耗低,但速度慢(100-200ns左右),需要刷新。 DRAM在微机中应用非常广泛,如微机中的内存条(主存)、显卡上的显示存储器几乎都
6、是用DRAM制造的。,2、动态RAM例子 2164是64K1的DRAM芯片, 其中: A7A0 :地址线 /WE:读/写控制线 1:读出, 0:写入 /RAS:行选通信号 /CAS:列选通信号 DIN: 数据输入 DOUT:数据输出 Vcc:+5V,GND:地,3、动态RAM与CPU的连接 CPU与DRAM之间的接口电路由DRAM控制器完成,解决信号转换及刷新控制等问题。,图5-6 DRAM控制器逻辑框图,三、高速缓冲存储器(Cache) 主要由硬件来实现,对程序员是透明的。 理解: Cache的基本概念; 基本工作原理; 命中率; Cache的分级体系结构,1、为什么需要高速缓存? CPU工
7、作速度与内存工作速度不匹配 例如:800MHz的PIII CPU的一条指令执行时间约为1.25ns,而133MHz的DRAM存取时间为7.5ns,即83%的时间CPU都处于等待状态,运行效率极低。 解决方案: CPU插入等待周期降低了运行速度; 采用高速RAM成本太高; 在CPU和RAM之间插入高速缓存成本上升不多、但速度可大幅度提高。,2、工作原理 基于程序执行的两个特征: 程序访问的局部性:过程、循环。 数据存取的局部性:数据相对集中存储。 根据存储器的访问相对集中的特点使得我们可以把频繁访问的指令、数据存放在速度非常高(与CPU速度相当)的SRAM高速缓存CACHE中。 CPU读取存储器
8、时,若所需数据在Cache中,则称Cache命中;32K缓存,命中率86;64K,92,Cache的工作原理示意图,图5-9 CACHE在系统存储器中的位置,5.3 只读存储器ROM,根据ROM信息写入的方式,ROM分为4种:,EPROM例子Intel 2764(8K8),EPROM例子Intel 2764,EPROM例子Intel 2764,图5-13 2764 EPROM与CPU的连接图,ROM芯片与CPU的连接,一、一般连接方法,CPU访问存储器的过程: 如:执行指令 MOV AL,1000H的过程 地址信号有效 读/写控制信号有效( M/IO#、RD#、WR# ) 在数据总线上进行数据
9、交换,CPU与存储器连接任务应包括: 地址线、数据线和控制线的连接,5.4 CPU与存储器的连接,高位地址线,一般来说,单块存储器芯片容量有限,存储器系统常为多块芯片组成,故还应考虑芯片选择线; 所以CPU与存储器一般连接原则如下图所示。,二、存储器扩展 多块小容量芯片构成大容量存储器的过程。 存储容量单元数数据位数 扩展包括两类: 位扩展:数据位的扩展,如:1K 4芯片 1K 8 字扩展:单元数的扩展,如:1K 8芯片 2K 8,1、位扩展连接方法 地址线、控制线、片选线并联;数据线增加,1M 1芯片组成1M 8的存储器系统,2、字扩展连接方法 地址线、控制线、数据线并联;片选线增加,2KB
10、(4),2K 8芯片组成8K 8的存储器系统,3、字位全扩展连接方法 如果存储器的字数和位数都不能满足系统存储器的要求,就要进行字和位全扩展。 字位全扩展可分三步: (1)计算出组成存储器模块所需的芯片数 (2)进行位扩展 (3)进行字扩展,假设一个存储器容量为MN位,所用的芯片规格是LK位,则组成这个存储器区域共需多少片? 计算方法: 例如:若用2K4的RAM芯片组成12K8的内存总容量,则共需这样的芯片多少片?,解:12片,芯片数计算方法,三、存储器的地址选择 基本原则: CPU的低位地址线直接连到所有存储器芯片地址线,实现片内寻址; CPU的高位地址线组合形成片选信号,实现片间寻址; 片
11、间寻址三种方式: 线性选择方式、部分译码方式、全译码方式,下面通过举例说明(以8088CPU为例),1、线性选择方式 片间寻址原则:用CPU高位地址线的一根或某几根组合形成片选信号。,例5-1:使用SRAM芯片Intel6264(8K8位)组成16K8的存储器系统,设计6264与8088CPU的硬件连接图,并分析各芯片的地址范围。,分析: 1)确定要使用的芯片数 单片6264容量为:8K8位; 要构成系统的存储容量为:16K8位 故:所需芯片数,2)分配8088地址线 用于片内寻址:A0A12(6264有地址线13根) 用于片选信号:A13 (可用A13A19中任一根地址线来控制,地址线根数由
12、字扩展组数决定),例5-1(续),3)8088CPU与6264芯片硬件连接图设计,4)芯片地址范围分析,可见:当A13=0,选中1#芯片;当A13=1,选中2#芯片; 假设:A19 A14均为0; 则: 1#芯片的地址:00000H01FFFH, 2#芯片的地址:02000H03FFFH。,再分析在一个段64KB中,地址重叠情况:,在一个段64KB中,地址重叠区有4个,即有4组地址可以选中1#芯片: 00001FFFH, 40005FFFH, 80009FFFH,C000DFFFH。 在整个存储空间内共有16464个重叠区。 同理:有4组地址可以选中2#芯片: 20003FFFH, 60007
13、FFFH, A000BFFFH,E000FFFFH。 在整个存储空间内共有16464个重叠区。,5)线性选择方式特点小结: 方式简单,节省译码电路; 地址分配重叠,且地址空间有可能不连续; 适合用在存储容量较小且不要求扩充的系统中;,2、全译码选择方式 片间寻址原则: CPU高位地址线全部参与片选信号的形成,一般用译码器来实现。当采用16条地址线时,可直接寻址64KB单元。 例5-2 假设一个微机系统的RAM容量为4KB,采用1KB8的RAM芯片,安排在64KB空间的最低4KB位置。,分析: 1)确定要使用的芯片数 所需芯片数,2)分配8088地址线 用于片内寻址:A9 A0 用于片选信号:A
14、15 A10,采用6:64译码器,3)CPU与存储器芯片硬件连接如下图:,图5-15 全译码地址选择方式示意图,芯片地址分析,4)芯片地址范围: 第一组:000003FFH;第二组:040007FFH 第三组:08000BFFH;第二组:0C000FFFH 5)全译码方式特点: 所得地址连续唯一,便于扩充; 译码电路比较复杂,成本高。,3、部分译码选择方式 片间寻址原则: 用CPU高位地址线中的几位经过译码后形成片选信号。一般采用小型译码器或门电路实现;它是前两种方法的混合方式。 常用译码器采用3:8译码器74LS138。,图5-16 74LS138译码器管脚及译码输出真值表,例5-3 如果要
15、设计一个8KB8的存储器系统,采用2K8 RAM芯片4片,选用A10A0作为片内寻址,用A13A11后作为74LS138的译码输入,利用输出Y0Y3作为片选信号。,系统连接示意图,利用74LS138的输出Y0Y3作为片选信号。,例5-3 (续) 结论:利用输出Y0Y3作为片选信号,则芯片地址分配为: 第一片:地址范围为000007FFH 第二片:地址范围为08000FFFH 第三片:地址范围为100017FFH 第四片:地址范围为18001FFFH 若利用输出Y4Y7作为片选信号,则地址分配又不同。,部分译码选择方式特点小结: 部分译码方式的可寻址空间比线性选择范围大,比全译码选择方式的地址空
16、间要小。 部分译码方式的译码器比较简单,但地址扩展受到一定的限制,并且出现地址重叠区。 使用不同信号作片选控制信号时,它们的地址分配也将不同,此方式经常应用在设计较小的微型计算机系统中。,四、存储器数据线及控制线的连接,举例说明(以8086CPU为例),图 8086系统存储器的分体结构,例5-4 要求用4K8的EPROM芯片2732,8K8的 RAM芯片6264,译码器74LS138构成8K字ROM和8K字RAM的存储器系统,系统配置为最小模式。 思路: 进行位扩展 进行字扩展 注意8086奇偶存储体的片选信号:A0和BHE#,图5-17 8086存储子系统例子,系统连接图,1#:0000001FFFH,2#:0200003FFFH,3#:0400007FFFH,芯片2732地址: 1#:0000001FFFH 2#:0200003FFFH 芯片6264地址: 3#:0400007FFFH,说明: 题目中对扩展后的存储器地址范围未作任何要求,所以,可任选译码器的输出作为各组芯片的片选信号。但实际设计时应尽量使地址连续(本题中使用A13的目的即是保证存储器地址连续) 图中未画出对EPROM芯片数据线低8位与高8位的选择,可将A0和BHE#分别与Y0组合形成片选信号来实现。,实际使用时,8086为存储
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 探究实践:“EC”混合式教学
- 内蒙古办酒类管理办法
- 机器人运动学建模与控制研究
- 冬季取暖安全管理办法
- 基于“岗课赛证”视角的高职模块化教学改革研究与实践
- 动物基因表达研究
- 创新驱动:产品设计全流程管控体系构建与实践
- 交通事故和解协议书正式版-1
- 及时如实报告生产安全事故是谁的责任
- 通信网络建设安全管理体系与实施细节
- 数与代数课件
- 工会审计实务课件
- 预防艾滋病、梅毒和乙肝母婴传播相关报表、上报流程和要求
- 《铁路技术管理规程》(普速铁路部分)-14年新版
- 食用油储存期品质变化的太赫兹光谱无损识别
- 胎盘早剥预案演练脚本
- 五山文学全集第一卷
- 聚磷腈功能高分子材料的合成及应用
- 中国铁路总公司《铁路技术管理规程》(高速铁路部分)2014年7月
- 钙加维生素Dppt课件(PPT 14页)
- TRD深基坑止水帷幕施工方案(22页)
评论
0/150
提交评论