数字电子技术(1)_第4章.ppt

1、第四章 组合逻辑电路,数字电路 ：,组合逻辑电路 时序逻辑电路,组合电路特点： 任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。,逻辑图描述 逻辑函数式描述 直值表描述,逻辑功能的描述：,第四章 组合逻辑电路,主要内容 4.1 组合逻辑电路分析 4.2 组合逻辑电路设计 4.3 组合逻辑电路的冒险现象,4.1 组合逻辑电路分析,分析目的： 找出给定逻辑电路输出和输入之间的逻辑关系，了解其逻辑功能。,分析步骤： 电路逻辑函数式 化简 逻辑函数式真值表 逻辑函数式、真值表,4.1 组合逻辑电路分析,【例】,真值表,逻辑功能：显然逻辑功能是“异或”功能,逻辑函数式,4.1 组合逻辑电路分

2、析,4.1.1 全加器,真值表,逻辑图,符号,1. 半加：不考虑进位的两个二进制数相加； 半加器：实现半加运算的电路。,4.1 组合逻辑电路分析,2.全加：考虑了低位进位的两个二进制数相加（实际上是3个二进制数相加）,符号,全加器：实现全加器运算的电路。,MSI：74LS183(双全加器),4.1 组合逻辑电路分析,3串行进位加法器,组成：低位的进位输出接高位的进位输入。如图4-1-4（P108）,缺点：速度慢（最大时延=4个全加器的传输延迟）。 MSI：T692,4.1 组合逻辑电路分析,4.超前进位加法器,原理：通过逻辑电路事先得出每一位全加器的进位输入信号，而无需再从最低位开始向高位逐位

3、传递进位信号。,注意：电路复杂程度,优点：运算结果只需三级门的延迟，进位输出只需二级门的延迟。 缺点：电路复杂 MSI ：74LS283,CC4008,电路：如图4-1-5(P109),4.1 组合逻辑电路分析,1.普通编码器（不允许两个或两个以上的输入有效）,编码：在选定的一系列二进制数码中，赋予代码特定含义的过程。 编码器：执行编码功能的电路。,4.1.2 编码器,4.1 组合逻辑电路分析,由真值表可得：,Y2=I4+I5+I6+I7 Y1=I2+I3+I6+I7 Y0=I1+I3+I5+I7,如果任何时刻只允许一个取值为，则利用任意项化简为：,4.1 组合逻辑电路分析,4.1 组合逻辑电

4、路分析,2.优先编码器（允许多个输入有效）,原理：对输入信号按优先顺序排队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。 74LS148 8线3线优先编码器介绍：,4.1 组合逻辑电路分析,功能分析：,/ST片选端（选通端） /ST=1时，所有输出为高（包括Ys、/YEX） /ST=0时，正常工作。 Ys无编码指示端 Ys =0时，表示电路工作，但无编码 Ys =1时，且/ST=0，表示电路工作且有编码。 /YEX扩展端 /YEX=0时，表示电路工作且有编码 /YEX=1时，且/ST=0，表示电路工作但无编码。 /IN0/IN7输入端 低有效，且优先顺序是/IN7 /IN0 /

5、Y0/Y2输出端 低有效，即用/Y2/Y1/Y0表示/IN7有效,4.1 组合逻辑电路分析,【例】：用两片74LS148接成16线线优先编码器。,4.1 组合逻辑电路分析,工作原理： 无输入时 有输入时,尽管此时 可能有输入，但被YS1屏蔽了,MSI： 74LS148、CC4532 83优先编码器 74LS147、CC40147 104优先编码器,4.1 组合逻辑电路分析,1.二进制译码器 输入（二进制代码） 输出（与输入代码一一对应的高低电平信号。）,译码：编码的逆过程，即将二进制代码译成对应的输出信号。 译码器：完成译码功能的电路, 4.1.3 译码器,结论：每一个输出端都是一个最小项的反

6、，且输出包含了全部最小项，也叫全译码器,4.1 组合逻辑电路分析,4.1 组合逻辑电路分析,输出低有效； 利用使能端可将多片138级连使用，如4-16译码。,74LS138 三八译码器,4.1 组合逻辑电路分析,4.1 组合逻辑电路分析,【例】：用两片74LS138接成416线译码器。,4.1 组合逻辑电路分析,2二一十进制译码器,输入（BCD码）输出（十个对应的高低电平）,伪码,4.1 组合逻辑电路分析,2二一十进制译码器,输入（BCD码）输出（十个对应的高低电平）,4.1 组合逻辑电路分析,2二一十进制译码器,MSI： 74LS42（常用二十进制译码器） 特点：无任何控制端；具有拒绝伪码的

7、功能。 注意：变量译码器可作为数据分配器使用。,A1A0地址分配 D=1时选定,【例】：,D=0时选定,4.1 组合逻辑电路分析,【例】：,4.1 组合逻辑电路分析,3显示译码器,（1）七段字符显示器： LED（Light Emitting Diode） LCD（Liguid Crystae Display）,与普通二极管不同，正向导通的发光； 半导体材料不是硅、锗，是磷砷化镓、磷化镓、砷化镓等； 杂质浓度很高，复合过程放的多余能量发光； 正向压降1.6V、1.8V、2.0V、2.2V等； 有红色，绿色，近来也有兰色，有普通、高光、超高光的区分； 有八段LED，小：每段1个LED 中：每段2个

8、LED 大：每段4个LED 分共阳与共阴（如下图）,LED特点：,4.1 组合逻辑电路分析,4.1 组合逻辑电路分析,LED优点：,工作电压低； 体积小； 寿命长； 可靠性高； 速度快（0.1s）； 亮度高,LED缺点： 电流大（10mA）,4.1 组合逻辑电路分析,为保证连续黑色加交变电压（几十几百Hz） ； 通过异或门实现交变电压，如图 ； 不自发光，亮度差； 响应速度慢（10200ms），不宜用于高速系统；,LCD特点：,在没有外加电场的情况下，液晶分子按一定取向整齐地排列着，液晶为透明状态，射人的光线大部分由反射电极反射回来，显示器呈白色,加电压后出现动态散射效应。,4.1 组合逻辑电

9、路分析,LCD优点： 省电(功耗极小)！适用于便携式仪表，如手机 LCD缺点： 不自发光，亮度差； 响应速度慢（10200ms），不宜用于高速系统；,4.1 组合逻辑电路分析,（2）BCD七段显示译码器,十进制数 BCD码 译码输出 显示 0 0000 1111110 abcdefg 1 0001 0110000 ,表4-1-8,由表4-1-8可写出YaYg的表达式，,4.1 组合逻辑电路分析,LSI：7446 BCD-七段显示译码器(共阳、OC、耐压30V),7448 功能介绍： ,7447 BCD-七段显示译码器(共阳、OC、耐压15V) 7448 BCD-七段显示译码器(共阴，有上拉电阻

10、2K) 7449 BCD-七段显示译码器(共阴，OC，无/LT和/RBI)DIP14 74246、247 BCD-七段显示译码器(共阳、OC、(30V，15V) 74248、249 BCD-七段显示译码器(共阴、(有上拉电阻2K，OC),ag（输出）有内部上拉电阻（2K）2mA 为增大输出电流可外接上拉电阻；,4.1 组合逻辑电路分析,【例】：将“005.600”显示为“ 5.6 ”,4.1 组合逻辑电路分析,功能：比较两个数的大小或是否相等。 1 1位数值比较器,4.1.4 数值比较器,2. 多位数值比较器,图4-1-24是带级连输入的4位数值比较器；,4.1 组合逻辑电路分析,若A3=B3

11、，A2=B2，A1=B1，A0=B0,若A3B3 或A3=B3，A2B2 或A3=B3，A2=B2,A1B1 或A3=B3，A2=B2,A1=B1,A0B0,则FAB=1，即AB,则FAB1，即AB,则FA=B=1 即A=B,若A3B3 或A3=B3，A2B2 或A3=B3，A2=B2，A1B1 或A3=B3，A2=B2,A1=B1,A0B0,工作原理：,4.1 组合逻辑电路分析,4.1 组合逻辑电路分析,利用级连端可方便地将4位数值比较器级连成8位数值比较器，如图4-1-26，只要对应位相连就可； 低位片的扩展端A、AB置，A=B置。,MSI：74LS85，CC4063，CC14585,【实

12、例】8位数值比较器,注意：,4.1 组合逻辑电路分析,1. 工作原理： DoDn 选一 ,4.1.5 数据选择器,4.1 组合逻辑电路分析,2. 4选数据选择器74LS153,4.1 组合逻辑电路分析,3. 4选数据选择器CC14539 (由CMOS传输门构成的数据选择器 ),C=1时VI/VOVO/VI C=0时VI/VOVD/VI,4.1 组合逻辑电路分析,当A1A0=00时TG5、TG1和TG3导通，Y1=D10 当A1A0=01时TG5、TG2和TG4导通，Y1=D11 当A1A0=10时TG6、TG1和TG3导通，Y1=D12 当A1A0=11时TG6、TG2、TG4导通，Y1=D1

13、3 同样有：,MSI：74LS151（8选1、互补输出）、74152、CC4512、CC14539（双4选1）、74LS153（双4选1）,原理：,4.1 组合逻辑电路分析,【例】利用/ST扩展数据选择器,4.1 组合逻辑电路分析,奇偶/校验码：就是在信息码之后，加一位校验码位，使码组中的1的码元个数为奇数或偶数。 检错码：能检测出差错码组的码型。奇偶校验码是常用的检错码，但只有检测一位差错的能力。 奇偶产生校验电路：有奇偶校验能力及能产生偶校验码的电路。,4.1.6奇偶产生/校验电路,4.1 组合逻辑电路分析,FEV偶输出 FOD奇输出 AH8个数据输入 EVEN偶控制端，此时用FOD与数据

14、一起输出，以保持偶输出 ODD奇控制端，此时用FOD与数据一起输出，以保持奇输出。,74180 9位奇偶产生器/校验器,4.1 组合逻辑电路分析,奇偶效验系统实验电路 (正常通信),4.1 组合逻辑电路分析,奇偶效验系统实验电路 (模拟错误通信),第四章 组合逻辑电路,主要内容 4.1 组合逻辑电路分析 4.2 组合逻辑电路设计 4.3 组合逻辑电路的冒险现象,4.2 组合逻辑电路设计,设计：根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。,4.2.1采用SSI的组合逻辑电路设计,SSI门电路 器件资源： MSI器件 可编程逻辑器件（第八章）,最简原则： 所用器件数最少 器件的种

15、类最少 器件间的连线最少。,4.2 组合逻辑电路设计,具体步骤：,一、进行逻辑抽象（将因果关系逻辑函数） 1分析事件因果关系，确定输入变量和输出变量（原因输入，结果输出） 2定义逻辑状态的含意（0？1？，也叫逻辑状态赋值） 3根据因果关系，列出真值表 二、写出逻辑函数式 三、选定器件类型（SSI？MSI？与非门？或非门） 四、化简或变换形式（根据所用门的类型） 五、画出逻辑图 注意：并不是每个设计都需要所有的步骤，如 设计要求本身就是真值表形式，不必逻辑抽象 逻辑关系非常简单，不需要真值表 实际设计项目还必须包括所选器件的管脚连接，PCB设计等。,4.2 组合逻辑电路设计,【例4-1 】有一火

16、灾的电路。（P130）,解： 逻辑抽象 原因：A、B、C为输入（1 有火灾、0无火灾） 结果：F为输出 1报警 0不报警,写出逻辑函数式,选定器件：SSI TTL电路，如用“与非”门、“与或非”门,4.2 组合逻辑电路设计,【例4-1 】有一火灾的电路。（P130）,化简（用卡诺图）,F=(A+B)(A+C)(B+C) （或与式）,画出逻辑图 （P131132） 【例4-2】 【例4-3 】 【例4-4 】自看,注：为求或与式，可圈卡诺图中的0，写最大项的“与”。,4.2 组合逻辑电路设计,4.2.2 采用MSI实现组合逻辑函数,为什么用MSI实现F？因为： 性能好，因为MSI是经典设计电路；

17、 如果F与某MSI功能接近，则可简化设计，减少错误，只需少量连线； 数据选择器可方便实现单输出函数； 译码器及附加逻辑可方便实现多输出函数； 代码变换通常可用加法器实现。 1用具有n个地址输入端的数据选择器实现n变量逻辑函数 原理：根据,若定义：A1A0两个输入变量 D0D3根据 F 中 mi 的有无分别赋值（1或0）,4.2 组合逻辑电路设计,【 例4-5 】用8选1数选器实现,D0=0 D4=1 D1=1 D5=1 D2=1 D6=1 D3=1 D7=0 连接电路如图,结论： n个地址的数选器可实现任一n变量的F； n个地址的数选器可实现任一小于n变量的F； 实现方法：（a）将多余地址端接

18、地； （b）将相应的Di接地。,解：根据卡诺图，有,4.2 组合逻辑电路设计,2用具有n个地址端的数选器实现m变量逻辑函数（mn）,(1) 扩展法 利用扩展端将数选器扩展成m个地址端的数选器实现F。 【 例4-6】用两片8选1数选器实现,4.2 组合逻辑电路设计,（2）降维图法,降维图：将卡诺图的某些变量也作为小方格内的值而得到的新的卡图 记图变量：降维图小方格中的变量 降维方法： 若F(A、B、C、0)=F(A、B、C、1)=0，则合并的小方格为0; 若F(A、B、C、0)=F(A、B、C、1)=1，则合并的小方格为1; 若F(A、B、C、0)=0，F(A、B、C、1)=1，则合并的小方格为

19、D; 若F(A、B、C、0)=1，F(A、B、C、1)=0，则合并的小方格为D;,4.2 组合逻辑电路设计,（2）降维图法,4.2 组合逻辑电路设计,【 例4-7】用一片8选1数选器实现如下函数：（P140）,4.2 组合逻辑电路设计,【 例4-8】用8选1数选器实现如下函数： （P140142）,4.2 组合逻辑电路设计,注意：,选用不同的变量作记图变量其结果和复杂程度是不一样的（即一题多解）； 如果只降维一次，则外围元件只需一个反向器，降维太多，外围电路将较复杂； 该法只适用于单输出函数。 3用译码器实现F 原理：应用外部逻辑将全译码器输出的mi进行组合输出。 A、B、C译码器全部mi外部

20、逻辑(F1 、F2、 Fm)多输出函数,4.2 组合逻辑电路设计,【 例4-9】P143,4.2 组合逻辑电路设计,4采用全加器实现F,主要用于实现代码转换逻辑 【 例4-10】设计将8421 BCD码转换成余3 BCD码的电路。,【 例4-11】用加法器实现两个1位8421BCD码加法运算。,第四章 组合逻辑电路,主要内容 4.1 组合逻辑电路分析 4.2 组合逻辑电路设计 4.3 组合逻辑电路的冒险现象,4.3 组合逻辑电路的冒险现象,4.3.1静态逻辑冒险,前面的分析与设计都是在稳态下进行的，变化瞬间的情况怎样？,4.3 组合逻辑电路的冒险现象,竞争门电路两个输入信号同时向相反的逻辑电平跳变的现象；,冒险由于竞争而在电路输出端（可能）产生尖峰脉冲的现象。,如果有竞争，必须 : 两个输入信号到达的时间不同(如图4-3-3) 门的传输延迟不同(对两级门电路，如图4-3-2 ) 冒险 注意： 有时即使满足如上条件也不一定会产生冒险。如对上电路A、B信号延迟的时间对调就不会有冒险。,4.3 组合逻辑电路的冒险现象,静态冒险：输入信号变化前后稳定输出相同而在转换瞬间出现的冒险；,（1-0-1）静态0冒险 （0-1-0）静态1冒险。 动态冒险： 输入信号变化前后稳定输出不同，而在转换瞬间出现的冒险。 （0-1-0-1） （1-0-1-0） 冒险的危害：