多功能数字时钟课程设计

1、东华理工大学课程设计 数字电子钟课程设计1 数字电子技术基础 课程设计多功能数字 时钟 姓名： xxxxxx 学号：xxxxx 专业：xxxxxxx 学院：xxxxxxx 学院 指导老师：xxxxxxx 东华理工大学课程设计 数字电子钟课程设计2 二零一二年六月 中文摘要： 加入世贸组织以后，中国会面临激烈的竞争。这种竞争将是 一场科技实力、管理水平和人才素质的较量，风险和机遇共存， 同时电子产品的研发日新月异，不仅是在通信技术方面数字化 取代于模拟信号，就连我们的日常生活也进于让数字化取缔。 说明数字时代已经到来，而且渗透于我们生活的方方面面。 就拿我们生活的实例来说明一下“数字”给我们带来

2、的便捷。 下面我们就以数字钟为例简单介绍一下。数字钟我们听到这几 个字，第一反应就是我们所说的数字，不错数字钟就是以数字 显示取代模拟表盘的钟表，在显示上它用数字反应出此时的时 间，相比模拟钟能给人一种一目了然的感觉，不仅如此它还能 同时显示时、分、秒。而且能对时、分、秒准确校时，这是普 通钟所不及的。与此同时数字钟还能准确定时，在你所规定的 时间里准确无误的想你发出报时声音，提醒你在此时所需要去 做的事。与旧式钟表相比它更适用于现代人的生活。 在毕业之际恰好遇上学校的课程电子时钟设计论文。因而在 所学专业的基础上做了以下课程设计。希望给大家带来方便的 同时，使自己对所学专业有进一步的了解！

3、东华理工大学课程设计 数字电子钟课程设计3 目录 前言：.2 1.设计目的 .4 2.设计功能要求 .4 3.电路设计.5 3.1 设计方案.5 3.2 单元电路的设计 .5 3.2.1 主体电路部分 .6 3.2.1.1 振荡电路 .6 3.2.1.2 计数电路.7 3.2.1.3 校时电路.12 3.2.1.4 译码与显示电路 .14 3.2.2 扩展功功能电路的设计 .15 3.2.2.1 定时控制电路 .15 4.调试.17 东华理工大学课程设计 数字电子钟课程设计4 4.1 主体电路部分 .18 4.2 扩展电路部分 .19 5.总结.19 致 谢.19 参考文献参考文献.19 前言

4、： 中国是世界上最早发明计时仪器的国家。有史料记载，汉武帝太初年间 （纪元前104-101年）由落下闳创造了我国最早的表示天体运行的仪器浑天 仪。东汉时期（公元130年）张衡创造了水运浑天仪，为世界上最早的以水为动 力的观测天象的机械计时器，是世界机械天文钟的先驱。盛唐时代，公元725年 张遂（又称一行）和梁令瓒等人创制了水运浑天铜仪，它不但能演示天球和日、 月的运动，而且立了两个木人，按时击鼓，按时打钟。第一个机械钟的灵魂 擒纵器用于计时器，这是中国科学家对人类计时科学的伟大贡献。它比十四 世纪欧洲出现的机械钟先行了六个世纪。 第一只石英钟出现在二十世纪二十年代，从三十年代开始得到了推广，从

5、 六十年代开始，由于应用半导体技术，成功地解决了制造日用石英钟问题，石 英电子技术在计时领域得到了广泛的应用。并取代机械钟做了更精确的时间标 准。早在1880年，法国人皮埃尔居里和保罗雅克居里就发现了石英晶体 有压电的特性，这是制造钟表“心脏”的良好材料。科学家以石英晶体制成的 振荡计时器和电子钟组合制成了石英钟。经过测试，一只高精度的石英钟表， 每年的误差仅为3-5秒。1942年，著名的英国格林尼治天文台也开始采用了石英 钟作为计时工具。在许多场合，它还经常被列为频率的基本标准，用于日常测 量与检测。大约在 1970 年前后，石英钟表开始进入市场，风靡全球。随着科 学的进步，精密的电子元件不

6、断涌现，石英钟表也开始变得小巧精致，它既是 实用品，也是装饰品。它为人们的生活提供方便，更为人们的生活增添了新的 色彩。 在现行情况下根据简单实用强的、走时准确进行设计。而实验证明，钟 表的振荡部分采用石英晶体作为时基信号源时，走时更精确、调整更方便。钟 东华理工大学课程设计 数字电子钟课程设计5 是一种计时的器具，它的出现开拓了时间计量的新里程。提起时钟大家都很熟 悉，它是给我们指明时间的一种计时器，并且我们每天都要用到它。二十世纪 八十年代中国的钟表业经历了一场翻天覆地的大转折。其表现在三个方面： （1）从生产机械表转为石英电子表； （2）曾占据中国消费市场四十多年的大型国有企业突然被刚刚

7、冒起的“组业” 所取代，钟表生产中心转向中国南方沿海一带； （3）中国钟表业发展从以机芯为龙头改为以手表外观件为龙头。 这场转折以迅雷不及掩耳的速度，冲击着传统的中国钟表工业。中国的钟表业 从技术简单、零件少的石英钟机芯制造入手。最初石英钟机芯全靠从日本、德 国进口，1989 年开始完全自己生产，包括模具的制造加工。近十余年，逐渐提 高机芯质量的稳定性，同时转向对手表机芯研制与开发。目前石英钟表机芯生 产主要在福建省福州、广东东莞、番禺；机械钟表机芯在上海、山东等地。 现在我国的电子业发展非常快速，电子业的发展有利于钟表业的发展。在 中国钟表发展史上，国产机芯研制的失败已经成为过去， “组装业

8、”作为新兴钟 表工业的起步阶段也已成为过去。一支新的充满智慧的钟表精英在成长。 我们相信在科技高速发展的今天，钟表业运用当今材料工业、电子工业和 其他领域的最新技术，一定会生产出代表中国科学水平的产品。我们希望钟表 业的精英们在提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。 这正是中国钟表业发展的希望。 数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常 生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得 数字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的 方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时

9、自动 打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动 力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基 础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 东华理工大学课程设计 数字电子钟课程设计6 1.设计目的 设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中， 基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。 数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部 分由主体电路实现，而扩展功能部电路实现。这两部分都有一个共同特点就是 它们都要用到振荡电路提供的 1Hz 脉冲信号。在计时出现误差

10、时电路还可以进 行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数 码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。分 则由扩展 2.设计功能要求 基本功能： （1）时的计时要求为“12 翻 1” ，分和秒的计时要求为 60 进制 （2）准确计时，以数字形式显示时，分，秒的时间 （3）校正时间 扩展功能： （1）定时控制； （2）仿广播电台报时功能； （3）自动报整点时数； 3.电路设计 3.1 设计方案 根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图，框图如 图 1 所示。 东华理工大学课程设计 数字电子钟课程设计7 时显示器分显示器秒显示器

11、时译码器分译码器秒译码器 时计数器分计数器秒计数器 校时电路 振荡器分频器 整点报时 触摸报时 仿电台报 定时控制 主体电路扩展电路 图 1 由图 1 可知，电路的工作原理是：多功能数字钟电路由主体电路和扩展电 路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟 的扩展功能。 振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。 秒计数器计满 60 后向分计数器个位进位，分计数器计满 60 后向小时计数器个 位进位并且小时计数器按照“12 翻 1”的规律计数。计数器的输出经译码器送 显示器。计时出现误差时电路进行校时、校分、校秒。扩展电路必须在主体电 路正常运行

12、的情况下才能进行扩展功能。 3.2 单元电路的设计 数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟； 也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟； 还可以利用单片机来实现电子钟等。 在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元 电路进行设计。 3.2.1 主体电路部分 主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四 大部分组成。下面将对各部分电路进行设计。 3.2.1.1 振荡电路 东华理工大学课程设计 数字电子钟课程设计8 振荡电路由振荡器和分频器产生 1Hz 时钟脉冲和扩展部分所需的频率，下 面对振荡器和分频

13、器两部分进行介绍。 （1）振荡器 （2）分频器 振荡器和分频器两部分构成振荡电路，它的电路图如图 7 所示。 根据图 7 可知电路的工作原理是：石英晶体振荡器提供的频率为 1MHz，CD4518 组成十分频电路。并且一个 CD4518 可以组成两个十分频电路即： CD4518 的引脚 2 与引脚 6 组成一个十分频电路而引脚 10 与引脚 14 组成另一个 十分频电路。晶振的输出接入第一块 CD4518 的输入引脚 2，经过一次十分频， 频率变为 100KHz。输出引脚 6 接入同一块 CD4518 的引脚 10 经第二次分频，频 率变为 10KHz。输出引脚接人第二块 CD4518 的输入引

14、脚 2 再经一次分频，频率 变为 1KHz。这样经过六次分频最后可以得到 1Hz 的频率。 12 A 7404 12 A 7404 12 A7404 1K 0.01uF 5-25pF1MHZ CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q

15、3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 100KHZ 10KHZ 1KHZ 100HZ 10HZ 1HZ 图 7 3.2.1.2 计数电路 计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序 网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能， 如测量、定时控制、数字运算等等。 东华理工大学课程设计 数字电子钟课程设计9 数字钟的计数电路是用两个六十进制计数电路和“12 翻 1”计数电路实现 的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈 门不起作用，只有当进位脉冲到来时，反

16、馈信号将计数电路清零，实现相应模 的循环计数。以六十进制为例，当计数器从 00，01，02，59 计数时，反 馈门不起作用，只有当第 60 个秒脉冲到来时，反馈信号随即将计数电路清零， 实现模为 60 的循环计数。 下面将分别介绍 60 进制计数器和“12 翻 1”小时计数器。 （一）60 进制计数器 电路如图 8 所示 R0(1) 6 R0(2) 7 CKA 14 QA 12 CKB 1 QB 11 QC 9 QD 8 74LS92_2 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 CKA 14 QA 12 CKB 1 QB 9 QC 8 QD 11 74LS90_5 GN

17、D GND+5V +5V 图 8 电路中，74LS92 作为十位计数器，在电路中采用六进制计数；74LS90 作为 个位计数器在电路中采用十进制计数。当 74LS90 的 14 脚接振荡电路的输出脉 冲 1Hz 时 74LS90 开始工作，它计时到 10 时向十位计数器 74LS92 进位。下面对 电路中所用的主要元件及功能介绍。 十进制计数器 74LS90 74LS90 是二五十进制计数器，它有两个时钟输入端 CKA 和 CKB。其中， CKA 和组成一位二进制计数器；CKB 和组成五进制计数器；若将0Q321Q Q Q 与 CKB 相连接，时钟脉冲从输入，则构成了 8421BCD 码十进制

18、计数器。0QACP 74LS90 有两个清零端 R0（1） 、R0（2） ，两个置 9 端 R9（1）和 R9（2） ，其 BCD 码十进制计数时序如表 1，二五混合进制计数时序如表 2，74LS90 的管脚图 如图 9。 东华理工大学课程设计 数字电子钟课程设计10 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 CKA 14 QA 12 CKB 1 QB 9 QC 8 QD 11 74LS90 图 9 表 1 BCD 码十进制计数时序 表 2 二五混合进制计数时序 异步计数器 74LS92 所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输 入时钟信号，因而触

19、发器不是同时翻转。这种计数器的计数速度慢。一异步计 数器 74LS92 是 二六十二进制计数器，即 CKA 和组成二进制计数器，0Q CKB 和在 74LS92 中为六进制计数器。当 CKB 和相连，时钟脉冲从321Q Q Q0Q CKA 输入，74LS92 构成十六进制计数器。74LS92 的管脚图如图 10。 CK DQCQBQAQ 00000 10001 20010 30011 40100 50101 60110 70111 81000 91001 CK AQBQCQDQ 00000 10001 20010 30011 40100 51000 61001 71010 81011 9110

20、0 东华理工大学课程设计 数字电子钟课程设计11 R0(1) 6 R0(2) 7 CKA 14 QA 12 CKB 1 QB 11 QC 9 QD 8 74LS92 图 10 （二） “12 翻 1”小时计数器电路 （1） 电路如图 11 所 示 CLK 3 D 2 SD 4 CD 1 Q 5 Q 6 74LS74A P0 15 P1 1P2 10 P3 9 Q0 3 Q12 Q26 Q3 7 RC 13 TC12 CLK 14 CE 4 U/D 5 PL 11 74LS1 91 45 6 U9B74LS00 1 2 3 U9A 74LS00 11 1213 U10D 74LS00 GND R

21、1 3.3K +5V 8 9 U8D 74LS04 +5v CP 图 11 “12 翻 1”小时 计数器是按照“010203040506070809 10111201”规律计数的，计数器的计数状态转换表如表 3 所示。 表 3“12 翻 1”小时计时时序 十位 个位十位 个位 CKQ10Q03 Q02 Q01 Q00CK Q10Q03 Q02 Q01 Q00 东华理工大学课程设计 数字电子钟课程设计12 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1

22、8 9 10 11 12 13 0 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 （二）电路的工作原理 由表可知：个位计数器由 4 位二进制同步可逆计数器 74LS191 构成，十位 计数器由双 D 触发器 74LS74 构成 ，将它们组成 “12 翻 1”小时计数器。 由表可知：计数器的状态要发生 两次跳跃：一是：计数器计到 9，即个位 计数器的状态为 =1001 后，在下一计数脉冲的作用下计数器进入03020100Q Q Q Q 暂态 1010，利用暂态的两个 1 即使个位异步置 0，同时向十位计数器

23、进0301Q Q 位使 =1；二是计数到 12 后，在第 13 个计数脉冲作用下个位计数器的状态10Q 应为 =0001，十位计数器的 =0。第二次跳跃的十位清“0”和03020100Q Q Q Q10Q 个位置“1”的输出端、来产生。对电路中所用的主要元件及功能10Q01Q00Q 介绍。 D 触发器 74LS74 在电路中用到了 D 触发器 74LS74，74LS74 的管脚图如图 12。 D 2 Q 5 Q 6 CLK 3 4 1 PRE CLR A 74LS74 图 12 下面将介绍一些有关触发器的内容： 触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状 态（高电平和低电

24、平） ，所以它能记忆一位二进制代码。触发器是存放在二进制 东华理工大学课程设计 数字电子钟课程设计13 信息的最基本的单元。按其功能可为基本 RS 触发器触、JK 触发器、D 触发器 和 T 触发器。 这几种触发器都有集成电路产品。其中应用最广泛的当数 JK 触发器和 D 触 发器。不过，深刻理解 RS 触发器对全面掌握触发器的工作方式或动作特点是至 关重要的。事实上，JK 触发器和 D 触发器是 RS 触发器的改进型，其中 JK 触发 器保留了两个数据输入端，而 D 触发器只保留了一个数据输入端。D 触发器有 边沿 D 触发器和高电平 D 触发器。74LS74 为一个电平 D 触发器。 计数

25、器 74LS191 74LS191 的管脚图如图 13 CTEN 4 D/U 5 CLK 14 LD 11 MAX/MIN 12 RCO 13 A 15 QA 3 B 1 QB 2 C 10 QC 6 D 9 QD 7 74LS191 图 13 3.2.1.3 校时电路 （一）电路如图 14 所示 8 9 10 U10C 74LS00 12 3 U11A 74LS00 11 1213 U10D 74LS00 R3 3.3kC1 0.01uF S1 GND 1011 U8E 74LS04 1HZ S2/M2 Q2 +5V 图 14 东华理工大学课程设计 数字电子钟课程设计14 （二）电路的工作原

26、理 校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时 是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了 使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校 时”两种， “快校时”是通过开关控制，使计数器对 1Hz 校时脉冲计数。 “慢校 时”是用手动产生单脉冲作校时脉冲。图中 S1 校分用的控制开关，S2（总图） 为校时用的控制开关，它们的控制功能如表 4 所示，校时脉冲采用分频器输出 的 1Hz 脉冲，当 S1 或 S2 分别为“0”时可以进行“快校时” 。如果校时脉冲由 单次脉冲产生器提供，则可以进行“慢校时” 。 表 4 校时开关的功

27、 能 S1S2 功能 11 计数 10 校分 00 校时 表 4 （三）对电路中所用的主要元件及功能介绍 在此电路中，用到的元器件有两块四 2 输入与非门 74LS00 、一块六反相 器 74 LS04、两个电容、两个电阻以及两个开关。 （1）四-2 输入与非门 74LS00 集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使 用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74LS00 与非 门的主要参数为： 输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。 输出低电平：指与非门的所有输入端均接高电平时的输出电平值。 开门电平：指与非门输出处于额定低

28、电平时允许输入高电平的最小值。 关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。 电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得 到门电路的输出高电平、输出低电平、关门电平和开门电平等。 低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提 供器件的电流。 东华理工大学课程设计 数字电子钟课程设计15 高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接 地，电源提供给器件的电流。 低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入 端流出的电流值。 高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输 入端的电

29、流值。 扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个 参数，TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此 有两种扇出系数。即低电平扇出系数和高电平扇出系数。 3.2.1.4 译码与显示电路 （一）电路如图 15 所示 BI/RBO4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74LS48 a bf c g d e DPY LEDgn 1 2 3 4 5 6 7 a b c d e f g DPY_7-SEG 图 15 （二）电路的工作原理 译码是编码的相反过程，译码器是将输

30、入的二进制代码翻译成相应的输出 信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二 十制译码器和 BCD7 段译码器、显示模块用来显示计时模块输出的结果。 （三）对电路中的主要元件及功能介绍 （1）译码器 74LS48 译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码 进行“翻译” ，变成相应的状态，使输出通道中相应的一路有信号输出。译码器 在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于 东华理工大学课程设计 数字电子钟课程设计16 数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示 译码器两大类。在电路中用的译码器是共

31、阴极译码器 74LS48，用 74LS48 把输 入的 8421BCD 码 ABCD 译成七段输出 a-g，再由七段数码管显示相应的数。 74LS48 的管脚图如图 16。在管脚图中，管脚 LT、RBI、BI/RBO 都是低电平是起 作用，作用分别为： LT 为灯测检查，用 LT 可检查七段显示器个字段是否能正常被点燃。 BI 是灭灯输入，可以使显示灯熄灭。 RBI 是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO 是共用输出端， RBO 称为灭零输出端，可以配合灭零输出端 RBI，在多位十进制数表示时，把多 余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器 74LS248，CD45

32、11。 图图 1616 BI/RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g14 74LS48 （2）显示器 SM421050N 在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N 的 管脚功能图如图 17 a bf c g d e DPY LEDgn 1 2 3 4 5 6 7 a b c d e f g DPY_7-SEG 图 17 主体电路部分是由上面的以上的各个单元电路组成的。 3.2.2 扩展功功能电路的设计 东华理工大学课程设计 数字电子钟课程设计17 3.2.2.1 定时控制电路

33、数字钟在指定的时刻发出信号，或驱动音响电路“闹时” ；或对某装置的电 源进行接通或断开“控制” 。不管是闹时还是控制，都要求时间准确，即信号的 开始时刻与持续时间必须满足规定的要求。 （一）设计电路如图 18 所示 1 2 4 5 6 UZ1A 74LS20 13 12 10 9 8 UZ1B 74LS20 4 5 6 UZ4B 74LS03 1 2 3 UZ4A 74LS03 1 2 3 UZ9A 74LS00 4 5 6 UZ9B 74LS00 RZ4 1K RZ3 22 LS1 SPEAKER Q1 3DG130 +5V SZ3 SW +5V 1KHZ RL 3.3K +5V 图 18

34、（二）电路的工作原理 在这里将举例来说明它的工作原理。要求上午 7 时 59 分发出闹时信号，持 续 1 分钟。设计如下： 7 时 59 分对应数字钟的时时个位计数器的状态为，分32101()0111HQ Q Q Q 十位计数器的状态为，分个位计数器的状态为32102()0101MQ Q Q Q ，若将上述计数器输出为“1”的所有输出端经过与门电路32101()1001MQ Q Q Q 去控制音响电路，就可以使音响电路正好在 7 点 59 分响，持续 1 分钟后（即 8 点）停响。所以闹时控制信号 Z 的表达式为 0 11SQ2101202301()()()HMMZQ Q QQ QQ QM 式

35、中，M 为上午的信号输出，要求 M=1。 如果用与非门实现的逻辑表达式为： 210122301()(0)()HMMZQ Q QMQ QQ Q 在该电路图中用到了 4 输入二与非门 74LS20，集电极开路的 2 输入四与非 门 74LS03，因 OC 门的输出端可以进行“线与” ，使用时在它们的输出端与电源 东华理工大学课程设计 数字电子钟课程设计18 +5V 端之间应接一电阻 RL。RL 的值由下式决定： min max CCOH L OHIH VV R nImI max min CCOL L OLIL VV R ImI =0.4V,=0.4mA,=2.4V,=50uA,=8mA,=100U

36、a;m 为负载门maxOLVILIminOLVIHIOLIOHI 输入端总个数。 取 RL=3.3K。如果控制 1KHz 高音和驱动音响电路的两极与非门也采用 OC 门，则 RL 的值应该重新计算。 由电路图可以看见，上午 7 点 59 分，音响电路的晶体管导通，则扬声器发 出 1KHz 的声音。持续 1 分钟到 8 点整晶体管因为输入端为“0”而截止，电路 停闹。 （三）对电路中所用的主要元件及功能介绍 在电路中所用到的元件有 74LS03，74LS20 等。 （1）四 2 输入与非门 74LS03，只要输入变量有一个为 0 则输出为 1，只有输入 全为 1，输出才为 0. 74LS03 的

37、管脚图如图 19 图 19 1 2 3 & 74LS03 （2）二 4 输入与非门 74LS20，四个输入端有一个为 0，则输出为 1，只有全部 输入为 1，输出才为 0. 74LS20 的管脚图如图 20 所示。 1 2 4 5 6 & A 74LS20 图 20 A 东华理工大学课程设计 数字电子钟课程设计19 4.调试 在本设计中，为了设计的顺利进行，我在实验箱上进行了部分调试，因为 电路太复杂，在实验箱上不可能整体电路进行调试。调试后，我就自己焊接了 一个试验板进行调试。以确保最后能很好的完成其各部分功能。调试后，我就 画 PCB 图，用来制印制板。因为 PCB 图先画，后经过反复考虑

38、振荡电路部分 改进了，最后用的是 1MHZ 的晶振经过三片 CD4518 六次分频就能得到 1HZ 的 频率。所以在印制板外加了一个振荡部分电路。 4.1 主体电路部分 振荡电路部分 我先用的是 32768HZ 的晶振和反向器 74LS00 接两个电阻和两个电容组成的 振荡电路，产生 32768HZ 的方波信号，经过 15 级二分频后得到 1HZ 的基准脉冲。 扩展部分所需的频率可以从 5 级二分频得到 1024HZ 六级二分频得到 512HZ 但是 这样用的集成块较多，时间延迟较长。用 555 产生多谐振荡方波也可，就是精 确度和稳定度不高。后来我就用的 1MHZ 的晶振产生 1MHZ 的频

39、率经过 74LS90 组 成的二-五-十的分频器，可很好的扩展部分所需的频率。只是要用六块 74LS90，后来我查了手册，发现 4518 有两片十进制分频器，功能与 74LS90 又 基本上相同，这样就可少用集成块，减少时间延时。 在现用电路调试中，晶振的输出频率为 1MHz，用三片 CD4518 组成了六 级十分频电路，在调试中我对每级分路进行了测试。在第一级分频后出现的脉 冲信号为 100KHz，经过第二级得到了 10KHz 的标准脉冲，这样一级级的分频， 经过六次分频后得到了标准的 1Hz 脉冲信号。 计数电路部分 （1）小时计数部分 这部分电路较复杂，在第一次焊接完成后的调试显示中，发

40、现小时的十位 没有变化，经过分析、检查发现 74LS74 的 3 脚没有接上。 （2）秒计数电路部分 这部分的调试中顺利得到了结果即：秒计数器的个位能准确以十进制形式 计数；秒计数器的十位也能准确以六进制的形式计数。当秒计数器的个位计数 到 9 后自动向秒计数器的十位计数。 （3）分计数电路部分 东华理工大学课程设计 数字电子钟课程设计20 这部分的调试电路与秒计数器的电路一样，在调试中不同的是秒计数电路 的个位计数器 74LS90 的 14 脚接入振荡电路部分的输出端，而分计数电路的个 位计数器 74LS90 的 14 脚本该接校时电路，但是由于校时电路作为最后调试的 电路， 所以在调试中 74LS90 的 14 脚与单次脉冲连接。 调试的结果是：这部分的结果与秒计数电路部分的结果一样。 校时电路部分 在整个电路的设计中，需要用到两个校时电路，两个校时电路的功能相同， 它们不同的是在电路的设计时，校分电路比校时电路少一个反相器，这是因为 74LS191 为高电平有效而 74LS90 为低电平有