华南农业大学计算机组成原理试卷(及答案)汇总

1、华南农业大学2008-2009学年第一学期 选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1 通用寄存器属于_部分。A运算器 B控制器C存储器 DI/O接口2 关于数据表示和编码，下列说法正确的是_。A. 奇偶校验码是一种功能很强的检错纠错码B. 在计算机中用无符号数来表示内存地址C. 原码、补码和移码的符号编码规则相同D. 用拼音从键盘上敲入汉字时，使用的拼音码是汉字的字模码3 若x补=0.1101010，则x原=_。A1.0010101 B1.0010110C0.0010110 D0.11010104 在cache的下列映射方式中，无需考虑替换策略的是_。A. 全相联映射 B

2、. 组相联映射C. 段相联映射 D. 直接映射5 以下四种类型的二地址指令中，执行时间最短的是_。A. RR型 B. RS型 C. SS型 D. SR型6 下列关于立即寻址方式操作数所在位置的说法正确的是_。A. 操作数在指令中 B. 操作数在寄存器中C. 操作数地址在寄存器 D. 操作数地址（主存）在指令中7 微程序控制器中，机器指令与微指令的关系是_。A每一条机器指令由一条微指令来执行B一段机器指令组成的程序可由一条微指令来执行C每一条机器指令由一段用微指令编成的微程序来解释执行D一条微指令由若干条机器指令组成8 下面有关总线的叙述，正确的是_。A. 单总线结构中，访存和访问外设主要是通过

3、地址来区分的B. 对电路故障最敏感的仲裁方式是独立请求方式C. 系统总线连接CPU和内存，而PCI总线则连接各种低速I/O设备D. 同步定时适用于各功能模块存取时间相差很大的情况9 若磁盘的转速提高一倍，则_。A平均存取时间减半B平均找道时间减半C 平均等待时间减半D存储密度可以提高一倍10为了便于实现多级中断，保存现场信息最有效的方法是采用_。A. 通用寄存器 B. 堆栈C. 存储器 D. 外存二 填空题（下列每小题2分，共20分）1计算机系统是一个由硬件、软件组成的多级层次结构，它通常由 、一般机器级、 、汇编语言级和高级语言级组成。2有一字长为64位的浮点数，符号位1位；阶码11位，用移

4、码表示；尾数52位，用补码表示，则它所能表示的最小规格化负数为 。3某采用交叉方式编址的存储器容量为32字，存储模块数为4，存储周期为200ns，总线传送周期为50ns，某程序需要连续读出地址为10001011的4个字，则所需时间为 。4在相对寻址方式中，操作数的有效地址等于 的内容加上指令中的形式地址D。5不同的计算机有不同的指令系统，“RISC”表示的意思是 。6某CPU微程序控制器控存容量为51220位，需要分别根据OP字段和ZF条件码进行分支转移，则P字段和后继地址字段应分别为 和 位。7CPU从主存取出一条指令并执行该指令的时间叫做 ，它常常用若干个 来表示，而后者又包含有若干个时钟

5、周期。8总线是构成计算机系统的互联机构，是多个 之间进行 的公共通路。9菊花链式查询方式的主要缺点是，离中央仲裁器越远的设备，获得总线控制权的几率就越 。10DMA采用三种传送方式：即： 方式、周期挪用方式和 方式。三 计算题（共27分）1 （9分）已知X=0.1001和Y=0.1111, 用变形补码计算X+Y和X-Y, 同时指出运算结果是否溢出。2 （9分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200,已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。3 （9分）某指令流水线有取指（IF）、译码（ID）、

6、执行（EX）、访存（MEM）和写回寄存器堆（WB）5个过程段，各功能段所用的时间分别为120ns、80ns、90ns、100ns和60ns。今有40条指令流过此流水线，试求流水线的时钟周期和加速比。四 问答题（共12分）1 （6分）冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？2 （6分）计算机浮点加减运算的基本步骤。五 综合题（共21分）1 （12分）有一个具有20位地址和32位字长的存储器，由256K8位DRAM芯片构成。问1） 该存储器能存储多少个字节的信息？2） 总共需要多少DRAM芯片？需要多少位地址作芯片选择？3） 画出该存储器的组成逻辑框图。2 （9分）指出下

7、面程序中是否有数据相关？如果有请指出是何种数据相关，并作简要说明。1） I1 SUB R1，R2，R3 ；（R2）-（R3）R1I2 ADD R5，R4，R1；（R4）+（R1）R52） I3 MUL R3，R1，R2 ；（R1）（R2）R3I4 ADD R3，R1，R2 ；（R1）+（R2） R33） I5 STO A，R1 ； R1M（A），M（A）是存储器单元I6 ADD R4，R3，R2；（R2）+（R3）R44） I7 LAD R1，B ； M（B）R1，M（B）是存储器单元I8 MUL R1，R2，R3 ；（R2）（R3） R12009-2010学年第一学期 六 名词解释题（每小题

8、4分，共20分）1 先行进位2 RISC3 CPU周期4 系统总线5 DMA七 填空题（下列每空2分，共28分）1按照冯.诺伊曼的思想，将解决问题的指令序列存放到存储器中，这叫 。2用8位（含符号位）补码表示整数，能表示的最大正整数和最小负整数分别是 和 。3打印或显示汉字时所需要的码叫 。4在浮点数运算时，尾数结果要规格化，则规格化的补码负尾数应为形如 的形式。5某采用多模块交叉方式编址的存储器容量为32字，存储模块数为4，则地址为10110的字位于第 _号模块内的第_号字（模块号和字号都是从0开始编号的）。 6主存有256个数据块，cache有8行，若采用直接映射方式，则主存第222块可映

9、射到cache第_ 行（行从0开始编号）。7线性k级指令流水线，有n条指令流过，加速比为 。8在总线的三种集中式仲裁方式中，响应速度最快的是 。9磁盘的最小寻址单位是 。某显示器分辨率为10241024，颜色深度为256，则刷新存储器的容量应为 。激光打印机中，表面涂有一层感光材料的记录装置是 。10为了使CPU能受理新的中断源发出中断请求，中断服务子程序在返回前一定要执行 指令。在中断接口电路中，控制是否允许设备发出中断请求的触发器是 。八 计算题（共32分）1 （9分）已知X = 0.1101和Y = 0.1011，分别用单符号和双符号法计算X + Y和XY，并指出运算结果是否产生了溢出，

10、如果有溢出，是上溢还是下溢。2 （8分）某16位机器的一种RS型指令格式如下： 6位 4位 1位 2位 16位OP通用寄存器IX偏移量D寻址方式IX有效地址EA算法说明直接寻址（1）基址寻址（2）间接寻址（3）000110000110110011EA = DEA = （PC）+ D（4）EA = （R2）（5）EA = （R3）+ DPC为程序计数器R1为基址寄存器R3为变址寄存器1） 指出该指令的格式类型。2） 填补上（1）（5）的空白。3 （6分）CPU执行某段程序，其中在cache中完成存取的次数为6600次，在主存中完成存取的次数为400，已知cache和主存的存取周期分别为60ns、

11、300ns，求cache的命中率和平均访问时间。4 （9分）判断下列三组指令中各存在哪种类型的数据相关。1） I1 LDA R1，A ； M（A） R1，M(A)是存储器单元I2 ADD R2，R1；（R2）+（R1） R22） I3 ADD R3，R4；（R3）+（R4） R3I4 MUL R4，R5；（R4）（R5） R43） I5 LDA R6，B； M（B） R6，M（B）是存储器单元I6 MUL R6，R7；（R6）（R7） R6九 综合题（共20分）1 （12分）有一个具有22位地址和16位字长的存储器，由512K4位DRAM芯片构成。问1） 该存储器能存储多少个字节的信息？2）

12、总共需要多少DRAM芯片？需要多少位地址作芯片选择？3） 还有其它的办法扩充字容量吗，和上面的方法有什么区别？2 （8分）某微程序控制器控存容量为51248位，微程序可在整个控存中实现转移，转移条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。1） 微程序控制器通常由哪几部分组成，各起什么作用？2） 微指令的三个字段分别应为多少位？2009 - 2010学年第 2 学期 得分一、选择题（本大题共5小题，每小题2分，共10分）3 下列是用补码表示的机器数，真值最大的是（）。A001011 B101100 C110100 D1101014 下列关于寄存器间接寻址方式操作数所在位置的说法

13、正确的是（ ）。A. 操作数在指令中 B. 操作数在寄存器中C. 操作数地址在寄存器 D. 操作数地址（主存）在指令中5 计算机操作的最基本时间单位是（ ）。A. 时钟周期 B. 指令周期C. CPU周期 D. 微指令周期6 微程序控制器中，机器指令与微指令的关系是（ ）。A每一条机器指令由一条微指令来执行B一段机器指令组成的程序可由一条微指令来执行C每一条机器指令由一段用微指令编成的微程序来解释执行D一条微指令由若干条机器指令组成7 下面磁盘存储器的技术指标与转速无关的是（ ）。A平均存取时间 B平均等待时间C平均找道时间 D数据传输率得分二、填空题（本大题共15小题，每题2分，共30分）1

14、. 计算机的硬件包括：运算器、 、 、适配器、输入输出设备。 2. 有一字长为64位的浮点数，符号位1位；阶码11位，用移码表示；尾数52位，用补码表示；基数为2。则它所能表示的最小规格化正数为 。3. 若浮点数据格式中阶码的基数已确定，且尾数采用规格化表示法，则浮点数表示数的范围取决于浮点数 的位数，而精度则取决于 的位数。4. 三级存储系统是由 、 和辅助存储器组成的。5. DRAM需要进行定期的刷新，其刷新操作有 和 两种方式，前者会导致CPU在较长一段时间内不能访存。6. 主存有8个数据块（编号为07），cache有4行（编号为04），现采用2路组相联地址映射方式，则第4号数据块可映射

15、到cache的第 行（若有不止1行需全部列出）。7. cache地址映射方式， 方式命中率最高但比较电路很复杂，而 方式比较电路与cache容量大小无关，适合于大容量cache。8. CPU执行一段程序时，cache完成存取的次数为1800次，主存完成存取的次数为100,已知cache存取周期为50ns,主存为250ns, cache/主存系统的效率为 。9. 某指令格式结构如下所示，操作码OP可指定 条指令。10. 某CPU微程序控制器控存容量为51220位，需要分别根据OP字段和ZF条件码进行分支转移，则P字段和后继地址字段应分别为 和 位。11. 总线是构成计算机系统的互联机构，是多个

16、之间进行 的公共通路。12. 某磁盘里，平均找道时间为TS=10毫秒，平均旋转等待时间TL=5毫秒，数据传输速率为40MB/s。磁盘机上存放着250个文件，每个文件的平均长度为10MB。现在需将所有文件逐一读出并检查更新，然后写回磁盘机，每个文件平均需要1毫秒的额外处理时间(也即检查更新时间)。假设一次取出或者写入所需时间为T=TS+TL+T数据传送，则检查并更新所有文件需要占用的时间为 。13. 接口部件在它动态联结的两个功能部件间起着 和 的作用，以便实现彼此之间的信息传送。14. DMA采用三种传送方式，即：停止CPU访问内存方式、 方式和 方式。15. 通道是一个特殊功能的处理器，CP

17、U只负责 功能，而将 的功能下放给通道。得分三、计算题（本大题共2小题，共24分）1. 存储器容量为32M字，字长64位，模块数m = 8，分别用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位，总线周期= 20ns .问顺序存储器和交叉存储器的带宽各是多少？（取读出8个字为例进行计算）（12分）2. 已知二进制数X=20100.101011 ，Y=2011(0.110101)，设阶为6位（包括2位阶符），用补码表示，尾数为8位（包括2位数符），用补码表示，按浮点运算方法，求X+Y的值。（12分）得分四、综合题（本大题共3小题，共36分）1. 如下图所示为双总线结构

18、机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受信号控制)，AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有控制信号，例如表示y寄存器的输入控制信号，为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。“ADD （R2），R0”指令完成寄存器R0的内容与(R2)为地址的主存单元的数相加后，结果送至R0中的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并列出相应的微操作控制信号序列。（12分）2. 有一个1024K32位的存储器，由128K16位DRAM芯片构成。

19、DRAM芯片有两个控制端：当有效时，该片选中。当=1时执行读操作，当=0时执行写操作。问1） 总共需要多少DRAM芯片？（3分）2） 需要多少位地址作芯片选择？（3分）3） 画出该存储器的组成逻辑框图。（6分）3. 今有4级指令流水线，分别完成取指、指令译码并且取数、运算、送结果四步操作。假设完成各步操作的时间依次为15ns，17ns，16ns，15ns。请问：(1) 流水线操作的时钟周期应设计为多少？（3分）(2) 流水线中有三类可能存在的数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。若相邻两条指令I和I+1是：ADD R1，R3和SUB R3，R5。前者完

20、成 (R1)+(R3) R3的操作；后者完成 (R3)- (R5) R5的操作，问是否发生数据相关？如果发生了数据相关，是哪种类型的数据相关？假设在硬件上不采取措施，那么第I+1条指令要推迟多少时间进行？（6分）(3) 如果在硬件设计上加以改进，至少需推迟多少时间？（3分）2010 - 2011学年第 1 学期 得分一、选择题（本大题共5小题，每小题2分，共10分）8 浮点加法运算中，尾数求和的结果是01.001100，如下规格化处理正确的是_。 A. 右规1位，结果为00.100110B. 左规1位，结果为11.011010C. 左规1位，结果为10.011010D. 左规2位，结果为00.

21、1101009 下列说法不正确的是_。A. 指令周期是指CPU取出一条指令加上执行这条指令的时间。B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取。C. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为全相联映射方式。D. 菊花链式查询方式的主要缺点是，离中央仲裁器越远的设备，获得总线控制权的几率越高。10 下列关于寄存器间接寻址方式操作数所在位置的说法正确的是_。A. 操作数在指令中 B. 操作数在寄存器中C. 操作数在内存中 D. 操作数地址在指令中11 微程序控制器中，机器指令与微指令的关系是_。A每一条机器指令由一条微指令来执行B一段机器指令组成的程序可

22、由一条微指令来执行C一条微指令由若干条机器指令组成D每一条机器指令由一段用微指令编成的微程序来解释执行5为了便于实现多级中断，保存现场信息最有效的方法是采用_。A. 通用寄存器 B. 堆栈C. 存储器 D. 外存得分二、填空题（本大题每空2分，共26分）1计算机系统是一个由硬件、软件组成的多级层次结构，它通常由 、一般 机器级、操作系统级、汇编语言级和高级语言级组成。2 有一字长为64位的浮点数，符号位1位；阶码11位，用移码表示；尾数52位，用补码表示，则它所能表示的最大规格化正数为 。3 对存储器的要求是容量大，速度快，成本低。为了解决这方面的矛盾，计算机采用多级存储体系结构，即使用 。4

23、 存储器的刷新操作有集中式刷新和分散式刷新两种方式，后者把每一行的刷新插入到正常的读/写周期之中，如下图所示，现有一256K8位的DRAM芯片，其存储体结构中，每行2568个存储元，如单元刷新间隔不超过8ms，其平均行刷新时间t= 。5 主存有1024个数据块（B0B1023），cache有16行（L0L15），现采用2路组相联地址映射方式（每组2行），则第200号数据块可映射到cache的 行。6 某CPU微程序控制器控存容量为102448位，需要分别根据OP字段和ZF条件码进行分支转移，则P字段和后继地址字段应分别为2位和 位。7 CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它

24、常常用若干个 来表示，而后者又包含有若干个时钟周期。8 某模型机的数据通路如下图所示。R1和R2为通用寄存器，MDR为内存数据寄存器，MAR为内存地址寄存器，PC为程序计数器，IR为指令寄存器。所有的细单线箭头为控制微命令。请填写下表中指令取指阶段T2、T3时钟周期的功能所对应的有效控制信号。时钟功能有效控制信号T1MARIB,IB-MART2MDRMPC(PC)+1T3IR 12 （1）83.3%， （2）60ns3 流水线的时钟周期T=max120，80，90，100，60=120ns 加速比C=（405）/（5+40-1）=50/11十三 问答题（共12分）1 解：冯. 诺依曼型计算机的

25、主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。2 解：计算机浮点加减运算的基本步骤分为：1. 0 操作数的检查； 2. 比较阶码大小并完成对阶； 3. 尾数进行加或减运算； 4. 结果规格化并进行舍入处理。十四 分析题（共21分）1 解：（1） 220= 1M， 该存储器能存储的信息为：1M32/8=4MB 。（2）（1024K/256K）（32/8）= 16（片）； 1024K/256K=4，故需要2位地址作为芯片选择。

26、（3）该存储器的组成逻辑框图为 ：2 解：第（1）组指令中，I1指令运算结果应先写入R1，然后在I2指令中读出R1内容。由于I2指令进入流水线，变成I2指令在I1指令写入R1前就读出R1内容，发生写后读（RAW）相关。第（2）组指令中，如果I4指令的加法运算完成时间早于I3指令的乘法运算时间，变成指令I4在指令I3写入前就写入R3，导致R3的内容错误，发生写后写（WAW）相关。第（3）组指令中，I7指令和I8指令没有涉及到相同的寄存器，所以没有发生数据相关。 第（4）组指令中，I7指令和I8指令都要写入R1，发生了写后写（WAW）相关。只要I8的完成在I7之后，就不会出错。华南农业大学期末考试

27、参考答案（A卷）2009-2010学年第一学期 考试科目：计算机组成原理考试类型：（闭卷） 考试时间： 120 分钟学号 姓名 年级专业_题号一二三四总分得分评阅人十五 名词解释题（下列每题4分，共20分）1 每一位全加器的进位输入不依赖于低一位的进位输出，而直接与加数和最低位进位输入有关。2 精简指令系统计算机。3 通常把读取一个指令字的最短时间规定为一个CPU周期，若干个CPU周期组成指令周期。4 就是外部总线，连接CPU和其他功能部件如存储器、通道等的总线。5 直接内存访问，数据交换不经过CPU，而直接在内存和I/O设备之间进行。十六 填空题（下列每空2分，共28分）1 存储程序2 12

28、7，-1283 字模码41 .052，5667nk/n+k-18独立请求方式9扇区，1MB，硒鼓10开中断，EI十七 计算题（共32分）1 解：X补11.0011, Y补11.0101, -Y补00.1011 X+Y补11.0011+11.010110.1000 下溢（单符号法：最高数位无进位，符号位有进位） X -Y补11.0011+00.101111.1110 X - Y-0.00102 （1）双字长二地址，（2）相对寻址，寄存器间接寻址，变址寻址，EA = （R1）+ D，（D） 3（1）h = 6600 /（6600+400）=94 % （2）ta = (6600 x 60+400 x

29、 300) / 7000 = 73.71ns4第（1）I1指令运算结果应先写入R1，然后在I2指令中读出R1内容。发生写后读（RAW）相关。第（2）I3指令和I4指令存在读后写（WAR）相关。第（3）组指令中，I5指令和I6指令存在写后写（WAW）相关。十八 综合题（共20分）1 解：（1）该存储器能存储的信息为：222 x 16 / 8= 8MB 。（2）（222/ 512K）（16 / 4）= 32（片）； 采用字位同时扩展，222/ 512K =8，故需要3位地址作为芯片选择。（3）扩大字容量还可以采用低位交叉（多体交叉）的办法，这样扩充的优点是，可以使连续地址的字分布于不同的模块中，从

30、而可对这些字并行访问，提高速度。2 解：（1）控制存储器：存放微指令微地址寄存器：存放微指令的后继地址微命令寄存器：存放微命令和P字段地址转移逻辑：在有分支转移时形成新的后继地址（2） 48 4 9 = 35 4 9微命令P后继地址华南农业大学期末考试参考答案（A卷）2010- 2011学年第1 学期 考试科目：计算机组成原理考试类型：（闭卷）考试 考试时间：120分钟学号 姓名 年级专业 题号一二三四总分得分评阅人得分一、 选择题（本大题共5小题，每小题2分，共10分）12345ADCDB得分二、填空题（本大题每空2分，共26分）16. 微程序级 。17. 。18. 高速缓冲存储器、内存储器

31、和辅助存储器。19. 7.8ms(或者取0.5 ms的整数倍 7.5ms )。20. 0或者1 。21. 10 。22. CPU周期（或机器周期）。23. RD,DB-MDR,PC+1 。24. MDR-IB，IB-IR 。25. 写后读、写后写 。26. 互联机构 。27. PC和PSW 。28. 周期挪用 。得分三、计算题（本大题共4小题，共33分）1. 2. 命中率h=0.9375，cache/主存效率效率为80%。3. 1）M0 2）550ns4. 1）150ms； 2）4.165ms； 3）13.9 ms得分四、分析题（本大题共3小题，共31分）1.（8分）解：指令格式及寻址方式特点如下： 单字长三地址指令； 操作码OP可指定=64条指令；R-R-R 型指令，两个操作数均在寄存器中，两个源和目标都是通用寄存器（可分别指定=128个寄存器之一）；2. 1） 1M字节2） 8片，2位地址作为芯片选择3）3. 120ns； 7.58*106条/s华南农业大学期末考试参考答案（A卷）2009 - 2010学年第 2 学期 考试科目：计算机组成原理考试类型：（闭卷）考试 考试时间：120分钟学号 姓名 年级专业 题号一二三四总分得分评阅人得分二、 选择题（本大题共5小题，每小题2分，共10分）