2打印-第二章-微电子材料与器件

1、2.1.1 半导体性质(半导体、本征半导体、本征激发、 N型半导体、 P型半导体),2.2.1 p-n结的形成(内建电场、半导体掺杂),2.1 半导体物理基础,2.2 集成电路基础(半导体器件基础),2.2.9 集成电路基本工艺技术(集成电路的基本工艺过程),2.3.1 衬底材料(集成电路的各种衬底材料，主要是硅材料和绝缘层上硅材料),第二章 微电子材料与器件,2.1 半导体物理基础,2.1.1 半导体性质,电导率介于金属和绝缘体之间的材料称为半导体。,纯净半导体的电导率随温度升高而指数增加,杂质的种类和数量决定着半导体的电导率,可以实现非均匀掺杂,半导体的电导率受光辐照和高能电子等的影响,半

2、导体,硅 ( Si ) 、锗 ( Ge ) 原子结构及简化模型：,完全纯净的半导体称为本征半导体。它们是制造半导体器件的基本材料。,硅和锗共价键结构示意图：,本征半导体,共价键具有很强的结合力。 当T=0K（无外界影 响）时，共价键中无自由移动的电子。,这种现象称,本征激发。,本征激发,当原子中的价电子激发为自由电子时，原子中留下空位，同时原子因失去价电子而带正电。,当邻近原子中的价电子不断填补这些空位时形成一种运动，该运动可等效地看作是空穴的运动。,注意：空穴运动方向与价电子填补方向相反。,自由电子 带负电,半导体中有两种导电的载流子,空穴的运动,空 穴 带正电,温度一定时： 激发与复合在某

3、一热平衡值上达到动态平衡。,热平衡载流子浓度,热平衡载流子浓度：,本征半导体中,本征激发产生自由电子空穴对。,电子和空穴相遇释放能量复合。,N型半导体：,杂质半导体,简化模型：,本征半导体中掺入少量五价元素构成。,N型半导体,P型半导体,简化模型：,本征半导体中掺入少量三价元素构成。,2.1.2 半导体能带结构,电子共有化量子态能级,电子填充能带模型,当原子组合成晶体后，电子的量子态将发生质的变化，它不再是固定于个别原子上运动，而是穿行于整个晶体中，电子运动的这种变化称为“共有化”。,施主能级,受主能级,2.1.3 半导体材料分类,元素半导体： Si、Ge、P、C 化合物半导体： GaAs、G

4、aP、GaN 固溶体半导体： Si-Ge、Ga1-xAlxAs、HgxCd1-xTe 超晶格半导体： GaAs/AlGaAs 组分型、掺杂型、应变型,2.2.1 p-n结的形成,2.2 集成电路基础,由于N型半导体中有富裕的自由电子，而P型半导体中有富裕的自由的空穴，所以当P型和N型半导体接触时，P型半导体中的空穴就会向N型中扩散，而N型半导体中的电子向P型中扩散，结果是P型端带负电，而N型端带正电。因而会形成内建电场，内建电场的方向从N型端指向P型端，从而又阻止电子和空穴的扩散。最后，依靠电子和空穴浓度梯度的扩散和内建电场的电作用达到平衡，在接触面附近形成一个耗尽层，即p-n结。,内建电场,

5、利用掺杂工艺，把P型半导体和N型半导体在原子级上紧密结合，P区与N区的交界面就形成了PN结。,N型,PN结,p-n结的形成,半导体掺杂,半导体PN结能带图,半导体PN结能带图,2.2.2 双极型晶体管,由两个相距很近的PN结组成,又称三极管,NPN晶体管的偏置情况,在正常使用条件下，晶体管发射结加正向小电压，称为正向偏置；收集结加反向大电压，称为反向偏置。具有放大信号的功能。,2.2.3 场效应晶体管（FET）,场效应晶体管分类,S源极； G栅极； D漏极,MOS场效应晶体管的结构,N沟MOSFET，电位低的一端为源，电位高的为漏； P沟MOSFET，电位高的一端为源，电位低的为漏；,MOS场

6、效应晶体管,结型场效应管,金属半导体场效应管,N,N,2.2.9 集成电路基本工艺技术,器件设计 芯片制造 封装,电路设计,材料制备,Crystal Growth,Slicing,Graphite Heater,Si Melt,Si Crystal,Polishing,Wafering,High Temp. Annealing,Furnace,Annealed Wafer,Defect Free Surface by Annealing,(Surface Improvement）,Surface Defect Map,Polished Wafer,横向加工：图形的产生与转移（又称为光刻，包括曝

7、光、 显影、刻蚀等）。 纵向加工：掺杂（扩散、离子注入、中子嬗变等） ， 薄膜制备（蒸发、溅射、热氧化、CVD 等）。 在大规模集成电路制造过程中，光刻是最复杂、最昂贵和最关键的技术。光刻的成本占了总制造成本的 1/3 以上。在集成电路制造技术的发展过程中，光刻技术的贡献约占 2/3 。,芯片制造,涂光刻胶（正）,选择曝光,热氧化,SiO2,工艺流程举例（PN 结的制造）,去胶,掺杂,显影（第 1 次图形转移）,刻蚀（第 2 次图形转移）,N,P,蒸发镀 Al 膜,光刻 Al 电极,CVD 淀积 SiO2 膜,光刻引线孔,S,G,D,N 沟道硅栅 MOSFET 剖面图,P,N,N,CMOS 结

8、构剖面图,2.3.1 衬底材料,锗（Ge）是最早用于集成电路的衬底材料。 Ge的优点： 载流子迁移率比硅高； 在相同条件下，具有较高的工作频率、较低的饱和压降、较高的开关速度和较好的低温性能。 Ge的缺点： 最高工作温度只有85，Ge器件热稳定性不如硅； Ge无法形成优质的氧化膜； Ge中施主杂质的扩散远比受主杂质快，工艺制作自由度小。,Ge禁带宽度0.72eV Si禁带宽度1.1eV,水平布里奇曼法示意图,用途：Ge、GaAs、GeSe、GeTe、ZnS等单晶制备,硅（Si）是今后相当长时间内集成电路的衬底材料。 硅的优点： Si器件的最高工作温度可达200 ； 高温下可氧化生成二氧化硅薄膜

9、； 受主和施主杂质扩散系数几乎相同； Si在地壳中的储量非常丰富，Si原料是半导体原料中 最便宜的。,硅材料发展趋势： 晶片直径越来越大 缺陷密度越来越小 表面平整度越来越好,单晶硅的制备过程,石英砂粗硅（工业硅）高纯多晶硅单晶硅 纯度9599 纯度99.9999999,直拉法,优点： 不受容器限制，克服应力导致晶体缺陷的缺点；籽晶旋转，克服熔体温度不均匀性引起的非均匀凝固。 用途：Si、Ge、GaAs单晶制备。可批量生产300mm硅单晶，350mm的硅单晶制备也已成熟。,区熔法,优点： 制备过程中熔体不与任何器物接触；熔区体积很小，不需要保温隔热系统。杂质对晶体的玷污很小。 用途：Si、Ga

10、As单晶制备。,绝缘层上硅SOI（silicon on insulator, SOI）是一种新型的硅芯片材料。 SOI结构： 绝缘层/硅 硅/绝缘层/硅 优点： 减少了寄生电容，提高了运行速度（提高2035） 具有更低的功耗（降低3570） 消除了闩锁效应 抑制了衬底的脉冲电流干扰 与现有硅工艺兼容，减少了1320工序,绝缘层上硅SOI制备技术 注氧隔离技术（Separation by Implanted Oxygen，SIMOX） 此技术在普通圆片的层间注入氧离子经超过1300高温退火后形成隔离层。该方法有两个关键步骤：高温离子注入和后续超高温退火。 键合再减薄的BESOI技术 （Bond

11、and Etch back） 通过硅和二氧化硅键合(Bond)技术，两个圆片能够紧密键合在一起，并且在中间形成二氧化硅层充当绝缘层。这个过程分三步来完成。第一步是在室温的环境下使一热氧化圆片在另一非氧化圆片上键合；第二步是经过退火增强两个圆片的键合力度；第三步是通过研磨、抛光及腐蚀来减薄其中一个圆片直到所要求的厚度。,键合技术工艺过程,绝缘层上硅SOI制备技术 注氢智能剥离技术（Smart Cut） 1995 年，M Bruel 利用键合和离子注入技术的优点提出了智能剥离（Smart-Cut）技术。它是利用氢离子注入到硅片中，形成具有气泡层的注氢片，与支撑硅片键合（两个硅片中至少有一片的表面带有热氧化的SiO2 覆盖层），经适当的热处理使注氢片从气泡层处完整裂开，形成SOI 结构。,注氢智能剥离工艺过程,绝缘层