第二章 -集成逻辑门.ppt_第1页
第二章 -集成逻辑门.ppt_第2页
第二章 -集成逻辑门.ppt_第3页
第二章 -集成逻辑门.ppt_第4页
第二章 -集成逻辑门.ppt_第5页
已阅读5页,还剩41页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第二章 集成逻辑门,1、了解各种门电路的外特性 2、掌握特殊门电路(三态门,OD门,传输门,OC门等)的逻辑符号及应用 3、掌握CMOS器件和TTL器件在使用时,应该注意的问题 4、掌握CMOS和TTL的接口问题,本章重点和难点:,1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。,2、 逻辑门电路的分类,二极管门电路,三极管门电路,TTL门电路,MOS门电路,PMOS门,CMOS门,分立门电路,NMOS门,数字集成电路简介,3.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路,4000系列,74HC 74HCT,74VHC 74VHCT,速度慢 与TTL不兼容 抗干扰 功耗低,

2、74LVC 74VAUC,速度加快 与TTL兼容 负载能力强 抗干扰 功耗低,速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低,低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低,74系列,74LS系列,74AS系列,74ALS,4.TTL 集成电路: 广泛应用于中大规模集成电路,5.二极管的门电路,二极管门电路的缺点:,(1)在多个门串接使用时,会出现低电平偏离标准数值的情况。 (2)负载能力差。,2.2 MOS集成门电路,一、MOS管开关电路及其开关特性,开关状态:,转移特性曲线,输出特性曲线,截止状态,当uiUT时,uo=+VDD,导通状态,当uiUT时,uo

3、0,传输延迟时间tpd,传输延迟时间是表征门电路开关速度 的参数,它说明门电路在输入脉冲波 形的作用下,其输出波形相对于输入 波形延迟了多长的时间。,CMOS电路传输延迟时间,二、CMOS反相器,工作原理: 当输入VI为低电平时,T1管导通,T2管截至,VO输出为高电平; 当输入VI为高电平时,T1管截至,T2管导通,VO输出为低电平;,真值表,逻辑符号,带保护的CMOS电路:,(1) 0 vA VDD + vDF,(2) vA VDD + vDF,二极管导通电压:vDF,(3) vA - vDF,当输入电压不在正常电压范围时,二极管导通,限制了电容两端电压的增加,保护了输入电路。,D1、D2

4、截止,D1导通, D2截止,vG = VDD + vDF,D2导通, D1截止,vG = - vDF,RS和MOS管的栅极电容组成积分网络,使输入信号的过冲电压延迟且衰减后到栅极。,D2 -分布式二极管(iD大),CMOS反相器的外特性,1、电压传输特性,门电路的输出高低电平不是一个值,而是一个范围。,2、抗干扰能力,同样,它的输入高低电平也有一个范围,即它的输入信号允许一定的容差,称为噪声容限。,低电平噪声容限 VNLVIL(max)-VOL(max)0.8V-0.4V0.4V 高电平噪声容限 VNHVOH(min)-VIH(min)2.4V-2.0V0.4V,3、电流传输特性,vI(V),

5、4、输入特性,5、输出特性 (1)低电平输出特性 (2)高电平输出特性,6、动态传输延迟时间,tpd=(ton+ toff)/2,三、其他的CMOS门电路,1与非门,2、或非门,当EN=1时,TP2和TN2同时截止,输出为高阻状态。 所以,这是一个低电平有效的三态门。,3 CMOS三态门,当EN=0时,TP2和TN2同时导通,为正常的非门, 输出,三态门在计算机总线结构中有着广泛的应用。 (a)组成单向总线实现信号的分时单向传送。,(b)组成双向总线, 实现信号的分时双向传送。,三态门的应用,4、OD门(漏极开路门),(1)实现线与。 逻辑关系为:,OD门主要有以下几方面的应用:,(2)实现电

6、平转换。 如图示,可使输出高电平变为10V。,(3)用做驱动器。 如图是用来驱动发光二极管的电路。,+10V,V,&,O,5 CMOS传输门,工作原理:(设两管的开启电压VTN=|VTP|),(1)当C接高电平VDD, 接低电平0V时,若Vi在0VVDD的范围变化,至少有一管导通,相当于一闭合开关,将输入传到输出,即Vo=Vi。,(2)当C接低电平0V, 接高电平VDD,Vi在0VVDD的范围变化时,TN和TP都截止,输出呈高阻状态,相当于开关断开。,1CMOS逻辑门电路的系列 (1)基本的CMOSCC4000/C000系列。 (2)高速的CMOSHC系列/54/74HC、HCU。 (3)与T

7、TL兼容的高速CMOSHCT系列。 2CMOS逻辑门电路主要的特点 (1)电源电压工作范围大。 (2)逻辑摆幅大。 (3)抗干扰能力强。 (4)CMOS电路的功耗很小,一般小于1 mW/门; (5)因CMOS电路有极高的输入阻抗,故其扇出系数很大,可达50。 (6)集成度高,温度稳定性好。 (7)抗辐射能力强,成本低。,四、 CMOS逻辑门电路的系列及主要特点和使用中应该注意的问题,3、注意的问题: (1)注意输入端的静电防护。 (2)注意输入电路的过流保护。 (3)注意电源电压的极性,防止输出断短路。,所以输出为低电平。,一、 NMOS门电路 1NMOS非门,2.3 其它MOS逻辑门电路,逻

8、辑关系:(设两管的开启电压为VT1=VT2=4V,且gm1gm2 ) (1)当输入Vi为高电平8V时,T1导通,T2也导通。因为gm1gm2,所以两管的导通电阻RDS1RDS2,输出电压为:,(2)当输入Vi为低电平0V时,,2NMOS门电路 (1)与非门,T1截止,T2导通。 VO=VDD-VT=8V =VOH ,即输出为高电平。 所以电路实现了非逻辑。,(2)或非门,2.4 TTL集成门电路,截止状态,饱和状态,iBIBS,ui=UIL0.5V,uo=+VCC,ui=UIH,uo=0.3V,饱和区,截止区,放,大,区,1.TTL与非门的基本结构,一. TTL与非门,2TTL与非门的逻辑关系

9、,(1)输入全为高电平3.6V时。 T2、T3饱和导通,,实现了与非门的逻 辑功能之一: 输入全为高电平时,输出为低电平。,由于T2饱和导通,VC2=1V。,T4和二极管D都截止。,由于T3饱和导通,输出电压为: VO=VCES30.3V,该发射结导通,VB1=1V。T2、T3都截止。,(2)输入有低电平0.3V 时。,实现了与非门的逻辑 功能的另一方面: 输入有低电平时, 输出为高电平。,忽略流过RC2的电流,VB4VCC=5V 。,由于T4和D导通,所以: VOVCC-VBE4-VD =5-0.7-0.7=3.6(V),综合上述两种情况,该电路满足与非的逻辑功能,即:,3、TTL与非门的开

10、关速度,(1) TTL与非门提高工作速度的原理 采用多发射极三极管加快了存储电荷的消散过程。,(2)TTL与非门传输延迟时间tpd,导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。,一般TTL与非门传输延迟时间tpd的值为几纳秒十几个纳秒。,截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。,与非门的传输延迟时间tpd:,4、TTL与非门的电压传输特性及抗干扰能力,(1)电压传输特性曲线: Vo=f(Vi),TTL门电路的输出高低电平不是一个值,而是一个范围。,(2)抗干扰能力,同样,它的输入高低电平也有一个范围,即它的输入信号允许一定

11、的容差,称为噪声容限。,低电平噪声容限 VNLVOFF-VOL(max)0.8V-0.4V0.4V 高电平噪声容限 VNHVOH(min)-VON2.4V-2.0V0.4V,5、TTL与非门举例7400,7400是一种典型的TTL与非门器件,内部含有4个2输入端与非门,共有14个引脚。引脚排列图如图所示。,在工程实践中,有时需要将几个门的输出端并联使用,以实现与逻辑,称为线与。普通的TTL门电路不能进行线与。 为此,专门生产了一种可以进行线与的门电路集电极开路门。,二集电极开路门( OC门),(1)当输出高电平时, RP不能太大。RP为最大值时要保证输出电压为VOH(min)。,OC门进行线与

12、时,外接上拉电阻RP的选择:,得:,(2)当输出低电平时,所以: RP(min)RPRP(max),由:,得:,RP不能太小。RP为最小值时要保证输出电压为VOL(max)。,(1)三态输出门的结构及工作原理。 当EN=0时,G输出为1,D1截止,相当于一个正常的二输入端与非门,称为正常工作状态。 当EN=1时,G输出为0,T4、T3都截止。这时从输出端L看进去,呈现高阻,称为高阻态,或禁止态。,三三态门,去掉非门G,则EN=1时,为工作状态, EN=0时,为高阻态。,四、TTL集成逻辑门电路系列简介,174系列为TTL集成电路的早期产品,P=10mW,t=9ns。属中速TTL器件 274L系

13、列为低功耗TTL系列, P=1mW,t=33ns。 374H系列为高速TTL系列, P=22mW,t=6ns 。 474S系列为肖特基TTL系列,进一步提高了速度,P=19mW,t=3ns 。 5. 74LS系列为低功耗肖特基TTL系列,P=2mW,t=9ns 。,674AS系列为先进肖特基系列, 774ALS系列为先进低功耗肖特基系列。,1、TTL与CMOS器件之间的接口问题 两种不同类型的集成电路相互连接,驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流,即要满足下列条件: 驱动门的VOH(min)负载门的VIH(min) 驱动门的VOL(max)负载门的VIL(max) 驱动门的IOH(max)负载门的IIH(总) 驱动门的IOL(max)负载门的IIL(总),(b)用TTL门电路驱动5V低电流继电器,其中二极管D作保护,用以防止过电压。,2、TTL和CMOS电路带负载时的接口问题,(1)对于电流较小、电平能够匹配的负载可以直接驱动。 (a)用TTL门电

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论