集成逻辑门及其基本应用.ppt

1、集成逻辑门及其基本应用,学习要求 掌握TTL、CMOS与非门电路主要参数的测试方法及OC门、TS门的“线与”功能； 设计与安装测试逻辑门参数的实验电路，并进行参数测试； 学会运用集成逻辑门设计报警、延时等功能电路。,一、TTL门电路的主要参数及使用规划,1. TTL与非门电路的主要参数, 静态功耗PD 指与非门空载时电源总电流ICC与电源电压VCC的乘积，即 PD= ICC VCC (2-3-1) 式中，ICC为与非门的所有输入端悬空、输出端空载时，电源提供的电流。一般ICC10mA，PD50mW。,输出高电平VOH 指与非门有一个以上的输入端接地时的输出电平值。一般VOH3.5V，称为逻辑“

2、1”。 输出低电平VOL 指与非门全部输入端为高电平时的输出电平值。一般VOL0.4V，称为逻辑“0”。 扇出系数NO 为与非门在输出为低电平VOL时，能够驱动同类门的最大数目。测试时，NO可由下式计算： NO= IOL/ IIS (2-3-2) 式中，IIS为输入短路电流，是指一个输入端接地、其余输入端悬空、输出端空载时，从接地输入端流出的电流。一般IIS1.6mA；IOL为输出端为低电平时允许灌入的最大电流，一般IOL16mA。,平均传输延迟时间tpd 是表征器件开关速度的参数。当与非门的输入为一方波时，其输出波形的上升沿和下降沿均有一定的延迟时间，设上升沿延迟时间为tPLH，下降沿延迟时

3、间为tPHL，则平均传输延迟时间tpd可用式(2-3-3)表示。tpd的数值很小，一般为几纳秒至几十纳秒。 tpd=(tPLH+tPHL)/2 (2-3-3) 直流噪声容限VNH和VNL 指输入端所允许的输入电压变化的极限范围。输入端为高电平状态时的噪声容限 VNH= VOH minVIH min(2-3-4) 输入端为低电平状态时的噪声容限 VNL= VIL maxVOL max(2-3-5) 通常VOH min=2.4V，VIH min=2.0V，VIL max=0.8V， VO max=0.4V，所以VNH和VNL一般约为400mV。,2. TTL器件的使用规则,电源电压+VCC 只允许

4、在+5V10%范围内，超过该范围可能会损坏器件或使逻辑功能混乱。 电源滤波 TTL器件的高速切换，会产生电流跳变，其幅度约4mA5mA。该电流在公共走线上的压降会引起噪声干扰，因此，要尽量缩短地线以减小干扰。可在电源端并接1个100F的电容作为低频滤波及1个0.01F0.1F的电容作为高频滤波。 输出端的连接 不允许输出端直接接+5V或接地。对于100pF以上的容性负载，应串接几百欧姆的限流电阻，否则会导致器件损坏。除集电极开路(OC)门和三态(TS)门外，其它门电路的输出端不允许并联使用，否则，会引起逻辑混乱或损坏器件。,输入端的连接 输入端可以串入1只1k10k电阻与电源连接或直接接电源电

5、压+VCC来获得高电平输入。直接接地为低电平输入。或门、或非门等TTL电路的多余的输入端不能悬空，只能接地，与门、与非门等TTL电路的多余输入端可以悬空(相当于接高电平)，但因悬空时对地呈现的阻抗很高，容易受到外界干扰，所以可将它们直接接电源电压+VCC或与其它输入端并联使用，以增加电路的可靠性，但与其它输入端并联时，从信号获取的电流将增加。,二、CMOS门电路的主要参数及使用规则,1. CMOS与非门电路的主要参数, 电源电压+VDD CMOS门电路的电源电压+VDD的范围较宽，一般在+5V+15V范围内均可正常工作，并允许波动10%。 静态功耗PD CMOS的PD与工作电源电压+VDD的高

6、低有关，但与TTL器件相比，PD的大小则显得微不足道(约在微瓦量级)。 输出高电平VOH VOHVDD0.5V为逻辑“1”。,输出低电平VOL VOLVSS+0.5V为逻辑“0”(VSS=0V)。 扇出系数NO CMOS电路具有极高的输入阻抗，极小的输入短路电流IIS，一般IIS0.1A。输出端灌入电流IOL比TTL电路的小很多，在+5V电源电压下，一般IOL500A。但是，如果以这个电流来驱动同类门电路，其扇出系数将非常大。因此，在工作频率较低时，扇出系数不受限制。但在高频工作时，由于后级门的输入电容成为主要负载，扇出系数将受到限制，一般NO=1020。 平均传输延迟时间tpd CMOS电路

7、的平均传输延迟时间比TTL电路的长得多，通常tpd200ns。,直流噪声容限VNH和VNL CMOS器件的噪声容限通常以电源电压+VDD的30%来估算，当+VDD= +5V时，VNH VNL=1.5V，可见CMOS器件的噪声容限比TTL电路的要大得多，因此，抗干扰能力也强得多。提高电源电压+VDD是提高CMOS器件抗干扰能力的有效措施。,2. CMOS器件的使用规则,电源电压 电源电压不能接反，规定+VDD接电源正极，VSS接电源负极(通常接地)。 输出端的连接 输出端不允许直接接+VDD或地，除三态门外，不允许两个器件的输出端连接使用。 输入端的连接 输入端的信号电压Vi应为VSSViVDD

8、，超出该范围会损坏器件内部的保护二极管或绝缘栅级，可在输入端串接一只限流电阻(10k100k)。所有多余的输出端不能悬空，应按照逻辑要求直接接+VDD或VSS(地)。工作速度不高时允许输入端并联使用。,其它 测试CMOS电路时，应先加电源电压+VDD，后加输入信号；关机时应先切断输入信号，后断开电源电压+VDD；所有测试仪器的外壳必须良好接地。CMOS电路具有很高的输入阻抗，易受外界干扰、冲击和出现静态击穿，故应存放在导电容器内；焊接时电烙铁外壳必须接地良好，必要时可以拔下烙铁电源，利用余热焊接。,三、集成逻辑门的基本应用,按照逻辑功能可以将集成逻辑门分为反相器、与非门、集电极开路(简称OC)

9、与非门、或非门、缓冲/驱动器、组合逻辑门及具有三态输出的逻辑门等。,1. 门电路构成的时钟源,(a) TTL门电路构成的脉冲时钟源,Ro为门电路内部等效电阻，一般为几百欧姆。输出频率可从几赫兹至几兆赫兹变化，改变电容C实现频率粗调，调节RP实现频率细调。,1D,2D,3D,4D,0,1,0,0,0,1,1,1,1,1,0,0,工作原理：初始态，设1D输入为0，则各D的两端电压如图所示，此时C充电，左端电压达到UOH时，1D输入为1，电容C反向充电，左端电压达到UOL时，1D输入为0，电路工作情况重复。产生方波如上图。,晶体管T接成射极跟随器，可使输出级与前级隔离，电位器电阻RP变化几十千欧也不

10、会影响电路的工作状态。因此，该电路具有输出频率范围宽、输出波形好、带负载能力强的优点。,2. 门电路构成的触发器,用门电路可以构成RS触发器、单稳态触发器等，右图为基本RS触发器。,它具有复位(清“0”)和置位(置“1”)的功能，开关S置于1时Q=0，S置于2时Q=1，而且开关S的切换不会引起Q端的抖动，因此，该电路常用作去抖动开关电路。,右图为由基本RS触发器构成的单稳态触发电路，可用作常明灯的控制电路或报警电路。,工作原理：在触发脉冲没有来到时，R=1，S=0，Q=1，发光二极管D亮，电容Ct经Rt充电，直到S=1。Q仍维持1不变，D始终保持亮，故称常明灯。如果负脉冲来到，R=0，S=1，

11、则D灭,电容Ct放电，直到S=0。当R=1，S=0时，D又恢复亮状态。灯灭的时间t=0.7RtCt。,4. 集电极开路(OC)门和三态(TS)门的应用,集电极开路(OC)与非门和三态(TS)输出门都具有“线与”的功能，即它们的输出端可以直接相连。,对于集电极开路的与非门，因其输出端是悬空的，使用时一定要在输出端与电源之间接一电阻RL，其值根据应用条件决定。,右图为n个OC门“线与”驱动TTL门电路的情况。分析表明，外接电阻RL的最大值RL max和最小值RL min的表达式,n个OC门线与,式中，VOH min=2.4V， IOH =100A，IIH =50A,VOL max=0.4V， IO

12、L=8mA，IIL=0.4mA， m为负载门输入端总个数。,用OC与非门实现“与或非”逻辑功能比采用普通与非门要经济得多，,图2.3.5 一级OC门代替三级“与非门”,(a),(b),(a) 三级“与非门” (b) 一级OC门,用一级OC门可代替三级与非门，不仅器件少而且速度大大提高。一般取RL minRLRL max。,三态(TS)输出与非门与普通与非门电路不同之处在于多了一个控制端(又称禁止端或使能端EN)，如图2.3.6所示。当控制端为高电平时，输出端断开，呈现高阻状态，或称“悬挂”。当控制端为低电平时，输出等于输入。将三态缓冲驱动器的输出端直接并联到一条公共总线上，当它们的控制端C轮流

13、为低电平时，可将各组数据轮流地传送到总线上。,三态门用于数据传输,集成电路定时器555及其基本应用,学习要求 掌握集成电路定时器555构成的单稳态触发器、自激多谐振荡器及施密特触发器的工作原理与应用电路的设计方法。 熟练安装与测试各实验电路，独立完成所布置的实验设计与制作任务。,一、555的内部结构及性能特点,555定时器的电压范围较宽，在+3V+18V范围内均能正常工作，其输出电压的低电平VoL0，高电平VOH+VCC，可与其它数字集成电路(CMOS、TTL等)兼容，而且其输出电流可达到100mA，能直接驱动继电器。 555的输入阻抗极高，输入电流仅为0.1A，用作定时器时，定时时间长而且稳

14、定。 555的静态电流较小，一般为80A左右。,三极管T起开关控制作用,A1为反相比较器,A2为同相比较器,比较器的基准电压由电源电压+VCC及内部电阻的分压比决定,RS触发器具有复位控制功能，可控制T的导通与截止,二、555组成的基本电路及应用,单稳态触发器及其应用,多谐振荡器及其应用,RS触发器和施密特触发器的应用,1. 单稳态触发器及其应用,接通电源设T截止,+VCC通过R向C充电,当vC上升到（2/3）VCC时反相比较器A1翻转,输出低电平,RS触发器复位,输出端vo为“0”,则三极管T导通，C经T迅速放电，输出端为零保持不变,如果负跳变触发脉冲vi由端输入,当vi下降到VCC/3时同

15、相比较器A2翻转，输出低电平,RS触发器置位,输出端vo为“1”,则三极管T截止,电源+VCC经R再次向C充电,以后重复上述过程,1. 单稳态触发器及其应用,工作波形如图所示,其中,Vi为输入触发脉冲,VC为电容C两端的电压,Vo为输出脉冲,tp为延时脉冲的宽度,分析表明: tp=RCln31.1RC 触发脉冲的周期T应大于tp才能保证每个负脉冲起作用,(1) 触摸开关电路,无触发脉冲输入时，555的输出vo为“0”，发光二极管D不亮,当用手触摸金属片M时,相当于端输入一负脉冲,555的内部比较器A2翻转,使输出vo变为高电平“1”,发光二极管亮,直至电容C上的电压充到VC=2VCC/3为止,

16、C1为高频滤波电容，以保持VCC的基准电压稳定，一般取0.01F,C2用来滤除电源电流跳变引入的高频干扰，一般取0.01F0.1F,触摸开关电路可以用于触摸报警、触摸报时、触摸控制等。电路输出信号的高低电平与数字逻辑电平兼容,(2) 分频电路,2. 多谐振荡器及其应用,电容C的放电时间t1与充电时间t2分别为 t1=R2Cln20.7R2C t2=(R1+R2)Cln20.7(R1+R2)C,输出脉冲的频率,(1) 时钟脉冲发生器,555组成的多谐振荡器可以用作各种时钟脉冲发生器，如图所示为脉冲频率可调的矩形脉冲发生器,由于电容C的充放电回路时间常数不相等，所以所示电路的输出波形为矩形脉冲，矩

17、形脉冲的占空比随频率的变化而变化,(1) 时钟脉冲发生器,占空比可调的时钟脉冲发生器,放电回路为D2、RB、内部三极管T及电容C，放电时间 t10.7RBC,充电回路为RA、D1、C，充电时间 t20.7RAC,输出脉冲的频率,调节电位器RP可以改变输出脉冲的占空比, 但频率不变。如果使RA= RB, 则可获得对称方波,(2) 通断检测器,通断检测器电路的应用十分广泛，如检测电路的通断、水位报警等,(3) 手控蜂鸣器,该电路可以用作电子门铃、医院病床用呼叫等,3. RS触发器和施密特触发器的应用,基本RS触发器,3. RS触发器和施密特触发器的应用,若将R，S相连接，则可构成施密特触发器,3. RS触发器和施密特触发器的应用,逻辑电平测试电路,其工作方式与施密特触发器相同,该测试电路可用于TTL、CMOS等逻辑电路的测试，被测信号的频率不得超过25Hz，否则观察效果不明显,设计任务,集成逻辑门 P46 2.3.4 555应用电路设计 P60 2.5.1 2.5.4,实验与思考题,利用555组成的单稳态触发器，设计以下电路，并进行实验调整与制作。 触摸控制灯 要求手触摸金属片(或导线)时，床头小电珠亮10s，作为晚上看手表时间用 分频器 设时钟脉冲的频率为1kHz，要求输出脉冲的频率为10Hz 倍频器 设时钟脉冲的频率为500Hz，要求输出脉冲的频率为1kHz,利用5