数字电子技术基础4.ppt

1、第四章 触发器,4.1 基本RS触发器（SR锁存器） 4.2 其他类型触发器 4.3 不同类型触发器之间的转换, 它有两个稳定的状态：0状态和1状态 在不同的输入情况下，它可以被置成0状态 或1状态； 当输入信号消失后，所置成的状态能够 保持不变。,根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器； 按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。,触发器：,是能够存储一位二进制信息的基本单元，是构成时序逻辑电路的基本逻辑部件。,第四章 触发器,4.1 基本RS触发器（SR锁存器） 4.2 其他类型触发器 4.3 不同类型触发器之

2、间的转换,信号输出端，Q=0、Q=1的状态称0状态， Q=1、Q=0的状态称1状态。,电路组成和逻辑符号,信号输入端，低电平有效。,工作原理,0,1,1,0,0 1,0,1,0,0,1,1 0,1,0,1,1,1,1,0,1 1,不变,？,0,0,1,1,0 0,不定,特性表（含有状态变量的真值表）,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。,次态：触发器接收输入信号之后所处的新的稳定状态。,次态Qn+1的卡诺图,特性方程,触发器的特性方程:就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式,状态图,描述触发器的状态转换关系及转换条件的图形称为状态图,0,1,1/,1

3、/,10/,01/,波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,置1,保持,置1,置0,置1,不允许,置1,思考：与p218例题有何不同?,由或非门构成的基本RS触发器,由或非门构成的基本RS触发器,保持,置0,置1,不定,基本RS触发器的特点,（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。,在数字电路中，凡根据输入信号R、S情况的不同，具有置0、

4、置1和保持功能的电路，都称为RS触发器。,第四章 触发器,4.1 基本RS触发器 4.2 其他类型触发器 4.3 不同类型触发器之间的转换,一 同步触发器（电平触发的触发器）,(一)同步RS触发器,CP1时，工作情况与基本RS触发器相同。,特性表,特性方程,主要特点,（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,波形图,不变,置1,不变,置0,不变,置1,不变,置0,不变,不变,不变,例：已知由与非门构成的同步RS触发器的时

5、钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。,(二)同步JK触发器,CP=1期间有效,特性表,JK=00时 不变 JK=01时 置0 JK=10时 置1 JK=11时 翻转,同步触发器空翻 空翻现象：就是在CP=1期间，触发器的输出状态翻 两次或两次以上的现象。 如下图所示。,同步触发器由于存在空翻，不能保证触发器状态的改变与时钟脉冲同步，它只能用于数据锁存，而不能用于计数器、移位寄存器和存储器等,状态图,波形图,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。,(三)同步D触发器（

6、D锁存器）,CP=1期间有效,状态图,波形图,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。,二 主从触发器（脉冲触发的触发器）,(一)主从RS触发器,工作原理,（1）接收输入信号过程 CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有： 从触发器控制门G3、G4封锁，其状态保持不变。,特性方程,主从RS触发器的特性表,不定态,逻辑符号,电路特点,主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入

7、信号R和S不能同时为1。,例1：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。,例2：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,例3：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,例4：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,(二)主从JK触发器,将,代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：,主从JK触发器没有

8、约束。,特性表,时序图,逻辑符号,电路特点,主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。 输入信号J、K之间没有约束。 存在一次变化问题。在CP=1期间，主触发器的状态只能改变一次，而不论JK端发生了多少次变化。,在时钟脉冲作用期间，J,K的变化可能引起主触发器状态的变化，但只能改变一次。 当Q=0时，只有J的变化可以使Qm变化,即由0变为，且只能变化一次； 当Q=1时，只有K变化才能使Qm发生变化，即由1变0，且也仅能一次。这种现象为主从触发器的一次变化现象。,例1：已知负边沿翻转的主从JK触发器的时钟信号

9、和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,例2：已知负边沿翻转的主从JK触发器的时钟信号CP和输入信号J、K的波形如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,例3：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,带清零端和预置端的主从JK触发器,0,0,0,1,0,带清零端和预置端的主从JK触发器的逻辑符号,与输入主从JK触发器的逻辑符号,主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次

10、，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。,三 边沿触发器,主从JK触发器存在“一次变化现象”，抗干扰能力较差。 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。 “边沿触发器”具有这样的特性。,工作原理,(一)边沿D触发器,边沿D触发器没有一次变化问题。,逻辑符号,利用CMOS传输门的边沿触发器,1、CP=0期间，TG1导通，TG2截止，Q=D，主触发器接收信息。从触发器中，TG3截止，TG4导通，触发器保持不变。 2、CP上升

11、沿到来时，TG3导通，主触发器状态移入从触发器之中。同时，TG1截止，将输入信号与主触发器隔离。TG2导通，主触发器自行保持不变。 3、CP=1期间，主从触发器均保持不变。,边沿D触发器的特性表：,特性方程 Qn+1=D,具有异步置0、置1端的边沿D触发器,维持阻塞结构的边沿D触发器,特性方程 Qn+1=D,带异步置位、复位端的维持阻塞D触发器,工作原理:,假定CP到来：,1,0,1,1,1,当CP=0,初态Q=0,0,D=C=1,1,1,状态不变,D=1,E=0,F=1,0,1,使D=0,0,D=0, D=0,保证F=1,维持D=0,维持Q=1。所以把D门输出连到F门反馈线叫置1维持线。,D

12、门输出到C门输入反馈线叫置0阻塞线。保证C门不输出0脉冲。,置0阻塞线,由于置0维持线和置1阻塞线的作用，使触发器被置1后，在CP=1期间状态维持不变。假如输入D此时有变化，（由10）对触发器状态无影响。,Q由01,1,0,用同样分析方法，可以分析D=0时，触发器工作过程。,置1维持线,分析结论：,维持阻塞D触发器是在CP脉冲的前沿翻转。触发器的状态只取决于CP脉冲到来前一瞬间输入信号D的状态。,在CP上跳沿到来时：Qn+1=D,在CP=1期间，如果输入信号发生变化，由于维持阻塞线的作用，对触发器状态无影响。,例：已知边沿D触发器(正边沿翻转）的时钟信号和输入信号如图所示，试画出 Q 端的波形

13、，设触发器的初态为Q=0。,CP,D,Q,CP=0、CP=1期间触发器状态不变。只有CP到来Q随D变化而改变。,例：已知边沿D触发器(正边沿翻转）的相关信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,(二)边沿JK触发器,CP下降沿时刻有效,边沿JK触发器的逻辑符号,边沿JK触发器的特点,边沿触发，无一次变化问题。 功能齐全，使用方便灵活。 抗干扰能力极强，工作速度很高。,边沿JK触发器的逻辑符号（下降沿翻转）。 要注意该符号与主从JK触发器符号的差别。,例：电路如图，已知D触发器为正边沿翻转的边沿触发器，JK触发器为负边沿翻转的边沿触发器。试画出 Q 端的波形，设触发器的初态为

14、Q=0。,第四章 触发器,4.1 基本RS触发器 4.2 其他类型触发器 4.3 不同类型触发器之间的转换,转换方法：利用令已有触发器和待求触发器的 特性方程相等的原则，求出转换逻辑。,转换步骤： （1）写出已有触发器和待求触发器的特性方程。 （2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。 （3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图。,1、将JK触发器转换为RS、D、T和T触发器,JK触发器RS触发器,变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：,RS触发器特性方程,比较，得：,电路图,JK触发器D触发器,写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：,与JK触发器的特性方程比较，得：,电路图,JK触发器T触发器,在数字电路中，凡在CP 时钟脉冲控制下，根据输入信号T 取值的不同，具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T 触发器。,特性表,逻辑符号,T 触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,状态图,时