电感的升压、降压原理_第1页
电感的升压、降压原理_第2页
电感的升压、降压原理_第3页
电感的升压、降压原理_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、.降压原理解释一：FET 为 ON 时的电路图在 FET 为 ON 的时间里， L 积蓄电流能的同时为输出供电。虚线表示的电流路径虽是微小的漏电流，但会使轻负载的效率变差。FET 为 OFF 时的电路图在 FET 为 OFF 时， L 要保持 OFF 前的电流值，使 SBD 为 ON。此时，由于线圈的左端被强制性地降到 0V 以下， VOUT 的电压下降，即降压电路原理。由此， FET 的 ON 时间长 L 里积蓄的电流能越大，越能获得大功率电源，降压的幅度越小。降压时，由于 FET 为 ON 时也要给输出供电，所以不需要限制占空比的最大值。解释二：降压式DC/DC变 换器基本工作原理电路如图

2、所示。VT1为开关管，当VT1导通时，输入电压Vi 通过电感L1 向负载RL 供电，与此同时也向电容C2 充电。在这个过程中， 电容 C2 及电感 L1 中储存能量。 当 VT1截止时， 由储存在电感L1 中的能量继续向RL 供电，当输出电压要下降时，电容C2 中的能量也向RL 放电，维持输出电压不变。二极管 VD1 为续流二极管 ，以便构成电路回路 。输出的电压 Vo 经 R1 和 R2 组成的分压器分压，把输出电压的信号反馈至控制电路， 由控制电路来控制开关管的导通及截止时间，使输出电.压保持不变。控制电路和VTI ， VD1 是一体的都是RT8024升压原理解释一：FET 为 ON 时的电路图在 FET 为 ON 的时间里在 L 积蓄电流能。虚线表示的电流路径虽是微小的漏电流，但会使轻负载的效率变差。.FET 为 OFF 时的电路图在 FET 为 OFF 时， L 要保持 OFF 前的电流值， 相当于在输入回路增加了一个“电源”。由于线圈的左端被强制性固定于 VIN ，因此输出 VOUT 的电压要大于 VIN ，即升压电路原理。由此， FET 的 ON 时间越长（ FET 的触发占空比 D 越大）， L 里积蓄的电流能越大，越能获得电源功率，于是升压就越高。但是， FET 的 ON 时间太长的话，给输出侧供电的时间就极为短暂， FET 为 ON 时的损

人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论