《ICIO端口A》PPT课件.ppt

1、MCLR RA OSC1 RB PIC16F 877 RC OSC2 RD V GND RE,6,8,8,8,3,5个端口33个I/O位,I/O端口,PIC 16F877输入/输出端 口由RA、RB、RC、 RD、RD和RE共5个端 口，5个端口由33个I/O位 组成，这33个I/O位根据 其内部结构的不同，可通 过软件编程使其分时工作 在多种工作方式中的某一 种工作方式，即每一个 I/O位均具有多重功能。,RA2/AN2/VREF-,注意: I/O的驱动能力为： 每一个I/O位可输出电流为2025mA 每个端口总的驱动电流为6070mA 5个端口总的驱动电流为200mA,P143 （第3版）

2、 2。 端口驱动能力 +4行 PIC单片机端口引脚可以直接驱动小型继电器等，！,一PORTA端口和PORTA有关的寄存器 1PORTA可实现的功能 6个I/O位 ADC模拟信号输入/ADC参考电压输入 TMR0外部时钟输入 SSP从动选择（串行通信）,PORTA端口功能说明 I/O位 输入 输出 RA0/AN0 TTL CMOS驱动 RA1/AN1 TTL CMOS驱动 RA2/AN2/VREF- TTL CMOS驱动 RA3/AN3/VREF+ TTL CMOS 驱动 RA4/TOCKI 输入ST（施密特触发器） 输出OC CMOS驱动 RA5/SS#/AN4 TTL CMOS驱动,RA5R

3、A0输入/输出。RA5RA0 的工作方式 必须通过对TRISA方向寄存器的设置。 TRISA对应的位设置为“0”，则对应位工作为输 出（输出的是输出数据锁存器中的状态） TRISA对应的位设置为“1”，则对应位工作为输 入 ADC模拟信号输入；RA0/AN0、 RA1/AN1、 RA2/AN2、RA3/AN3和RA5/AN4 ADC基准参考电压:RA2/VREF-、RA3/VREF+ SPI通信从机选择控制：RA5/SS#,RA5、RA3RA0 I/O电路结构,D Q CK Q,D Q CK Q,+,R=87190。 静电放电及危害防护 刘尚合等 北京邮电大学出版社 P129 人体电阻的大小在

4、5001K之间变化，并于人体产生的放电部位有关。手指尖放电R为10K；手掌放电时，人体R为1K；若用手握住金属体，R为500。若放电发生在较大的金属体上，列如椅子，手推车，人体电阻可以减小到50。 电子系统中噪声的抑制与衰减技术 王培清译 电子出版社 P237 通常情况下，用15010Pf电容器模拟人体电容，330的放电电阻模拟人体电阻 电磁兼容原理及应用 郭银景 清华出版社 P91 人体电阻一般在100500之间，视人体具体情况而变化 系统可靠性分析与设计 李海泉 科学出版社 P297,注意： PORTA端口寄存器在体1（05H）中。 TRISA方向寄存器在体2（85H）中。 设置各端口的输

5、入/输出方式时，必须注意体的选择。,二PORTB端口和PORTB有关的寄存器 1PORTB可实现的功能 8个I/O位 一个外部中断输入 在线编程或电平变化中断 PORTB端口功能说明 I/O位 缓冲器类型 功能描述 RB0/INT TTL/ST I/O或中断输入，编程弱上拉 RB1/RB2/RB4/RB5 TTL I/O或电平变化中断，编程弱上拉 RB3/PGM TTL I/O或编程控制引脚，编程弱上拉 RB6/PGC TTL/ST I/O或电平变化中断，编程弱上拉 RB7/PGD TTL/ST,I/O或电平变化中断，编程弱上拉,PGM：单片机程序 存储器编程低电 压引脚 PGC： 单片机程序

6、 存储器编程时钟 PGD： 单片机程序 存储器编程数据,RB7RB0：输入/输出。 RB7RB0工作为输入/输出的状态，必须通过对方向寄存器TRISB的设置。若TRISB对应位设置为“0”，则对应位工作为输出（输出为输出数据锁存器中的状态）；若TRISB对应位设置为“1”，则对应位工作为输入。 RB3/PGM：I/O、编程电压 RB6/PGC： I/O、编程时钟 RB7/PGD： I/O、编程数据 RB7RB4,RB1/RB2：I/O、电平变化中断 RB0/INT： I/O、外部中断输入,D Q CK,D Q CK Q,Q D EN,VDD,DATA BUS,WR PORT,WR TRIS,R

7、D PORT,RB0/INT,RD TRIS,U1,U2,U3,I/O位,方向寄存器,输入数据锁存器,输出数据锁存器,PORTB RB3RB0 I/O电路结构,RBPU,施密特触发器,TTL input Buffer,弱上拉,（弱上拉允许位）,U2-Q=1 输出 U2-Q=0 输入,&,例：初始化PORTB端口 BCF SATAUS，RP0 ；设置RP0为“0”，选择体0 CLRF PORTB ；在设置TRSIB前对数据锁 ；存器进行初始化 BSF SATAUS ，RP0 ；设置RP0为“1”，选择体1 MOVLW 3CH ；设置PORTB中各I/O位的 ； 输入/输出 0011 1100B

8、MOVWF TRSIB ；设置RB7、RB6、RB1和 ；RB0输出，设置RB4RB2 ；为输入,弱上拉是由RBPU对其进行的控制，RBPU=0允许、 RBPU=1禁止；弱上拉可理解为是一个大电阻,D Q CK,D Q CK Q,Q D EN,VDD,DATA BUS,WR PORT,WR TRIS,RD PORT,RD TRIS,U1,U2,U3,I/O位,方向寄存器,输入 数据 锁存 器,输出数据锁存器,3。PORTB RB7RB4 I/O电路结构,RBPU,施密特触发器,TTL input Buffer,弱上拉,RB7RB4接口的内部 电路比RB3RB0接口电路 多一个状态锁存器。当对

9、RB7RB4分别执行位读操 作时，当前从RB7RB4输 入的逻辑状态被分别锁存在 各自的状态锁存器中。 当RB7RB4工作在输 入方式时，若RB7RB4输 入的逻辑电平和状态锁存器 中所锁存的状态不同时就将 RBIF中断标志置“1”。即将 RB7RB4当前t1输入的状 态，与t0时读入锁存在内部 状态锁存器中的状态进行比 较（图中A点和B点处的电压 进行逻辑“异或”），若t1输 入的状态和t0时锁存的状态 不相等，通过“异或”电路就 将中断标志位RBIF置“1”， 若中断允许位RBIE为“1”， 此时便向CPU申请状态变化 中断或将CPU从休眠中唤醒。,Q D U4 EN,异 或,：,RD P

10、ORT,Q3,Q1,RB7：RB6串行编程模式,设置RBIF,状 态 锁 存 器,A,B,电平变化中断,Q1,Q2,Q3,Q4,PC-1,PC,PC+1,004H,时钟,INTIF标志,GIE,CPU检测到RB7RB4 =1的 下一个周期的Q2将GIE置“0”,Q1,Q2,RB7RB4,PC+1,只要“异或”电路输出为“1”，RBIF即为“1”。 在中断服务程序中可用下述两种方法将RBIF置为“0”： 。在中断服务程序中对PORTB执行一次读操作（此时PORTB输入端的状态未变化），即执行读操作时，由于A点和B点处的逻辑相同，通过“异或”电路后输出使RBIF为“0”。 。在中断服务程序中通过对

11、INTCON中的RBIF位执行置“0”操作。,利用PORTB输入的电压变化中断和软件控制 的弱上拉功能，可以非常方便地与一个键盘连接， 可利用按下的键将CPU从休眠状态中唤醒。这个特 点特别适用于用电池供电的设备，如遥控器、计算 器等。即CPU平常工作在低功耗的休眠状态，一旦 有键按下，CPU即可被唤醒，实现了低功耗的工作 方式。,例：RB0/INT中断初始化 BSF SATAUS ，RP0 ；设置RP0为“1”，选择体1。 ；或BANKSEL TRSIB BSF TRISB ，0 ；设置RB0为输入 BCF OPTION_REG ，INTEDG ；选择下降沿触发中断 BCF OPTION_R

12、EG ，RBPU ；允许弱上拉 CLRF INTCON ；INTCON全部置“0” BSF INTCON ，INTE ；设置RB0/INT中断允许位为“1” BSF INTCON ，GIE ；将全局中断允许位设置为“1”。 ；当RB0/INT输入为下降边沿触发 ；中断，或将CPU从休眠中唤醒。 OPTION_REG寄存器在数据存储器中的地址是81H, INTCON寄存器在数据存储器中的地址是0BH、8BH、10BH、 18BH,例 PORTB口“电平变化中断”初始化子程序 PORTBINT BSFINTCON，RBIE ；电平变化中断允许 BANKSEL OPTION_REG BCFOPTIO

13、N_REG，7 ；弱上拉有效，RBPU=0 BCFTRISB，1 BCFTRISB，2 BSFTRISB，4 BSFTRISB，5 ；设置与键盘有关的各口的输入输出方式 BANKSELPORTB MOVF PORTB，W ；读PORTB口bit4、bit5的初值(为高电平)， ；为“电平变化中断”的产生创造初始条件 ；（电平由高到低时产生中断） BSFINTCON，GIE ；总中断允许 RETURN,RB5,RB4,RB2,RB1,V,利用“电平变化中断”，在中断服务程序中要逐行逐列地扫 描，即通过RB1和RB2分别输出低电平，这样有键按下， RB4和RB5就由高电平变成低电平产生电平变化中断

14、。,上升沿 产生中 断,下降沿 引起假 中断,T,当脉冲T时间比中断服务程序执行的时间小时： 进入中断服务程序即执行读RBX。,窄脉冲上升沿中断处理,若进入中断服务程 序就执行读RBX操 作，则即将RBIF置 “0”，这样在执行中 断服务程序时，若 发生由高电平变低 电平，此时又将 RBIF置“1”，当中 断服务程序执行完 返回主程序时，便 产生了错误的中断。,MOVF PORTB,1,中断服务程序执行完，在返回主程序时执行读RBX，这 样就避免了下降沿所产生的错误中断。,D Q CK,D Q CK Q,Q D EN,VDD,DATA BUS,WR PORT,WR TRIS,RD PORT,R

15、D TRIS,U1,U2,U3,I/O位,方向寄存器,输入 数据 锁存 器,输出数据锁存器,3。PORTB RB7RB4 I/O电路结构,RBPU,施密特触发器,TTL input Buffer,弱上拉,Q D U4 EN,异 或,：,RD PORT,Q3,Q1,RB7：RB6串行编程模式,设置RBIF,状 态 锁 存 器,A,B,电平变化中断,此时U3和U4 均为低电平,中断服务程序,上升沿 产生中 断,下降沿 引起假 中断,中断服务程 序执行结束 读RBX,假中断 产生的 中断服 务程序,中断服务程序执行时间,中断服务程序,主程序,宽脉冲上升沿中断处理,解决的办法是，进入中断服务程序后必须

16、读端口的 电平状态，若为高电平就执行中断服务程序，否则返回 主程序。,INT_SER : ；保护现场 BTFSS INTCON，RBIE GOTO OTHER- INT BTFSS INTCON，RBIF ；是RB中断？是间跳 GOTO OTHER_INT ；否，执行其他中断 BTFSS PORTB,RBX ；是上升沿中断，RBX为“1”间跳 执行中断服 ；务程序 GOTO CLR_RBIF ；RBX不是“1”，置RBIF为“0” CLR_RBIF ；MOVF PORTB,1 ；读RB端口 BCF INTCON,RBIF ；置RBIF为“0” GOTO INT_RET ；处理完毕返回 OTHE

17、R_INT ；其他中断 : INT_RET : ；恢复现场 RETFIE ；中断返回,中断服 务程序,；执行由RBx产生的中断服务程序,4PORTB相关的寄存器 地址 寄存器名 D7 D6 D5 D4 D3 D2 D1 D0 06H、106H PORTB 86H、186H TRISB 0输出 1输入 81H、181H OPTION RBUF PORTB端口寄存器在体1（06H）和体3（106H）中。 TRISB方向寄存器在体2（86H）和体4（186H）中。 RBUF=0 允许上拉、RBUF=1禁止上拉 因此在设置各端口的输入/输出方式时，必须注意体的选择。,三PORTC端口和PORTC有关的

18、寄存器 1PORTC可实现的功能 8个I/O位 定时器1振荡器输入/输出，定时器1时钟输入 捕捉器1/2输入；比较器1/2输出；PWM1/2输出 SPI、I2C时钟信号 SPI、I2C数据 同步串行口数据输出 异步收/发数据 同步时钟/数据,RC7RC0：输入/输出。 RC7RC0输出必须将方向寄存器TRISC所对应的位设置为0（输出为输出数据锁存器中的状态）；TRISC所对应的位设置为“1”，则对应位工作为输入。 RC0/T1OSO/T1CKI：I/O；TMER1振荡器输出； TMER1时钟输入 RC1/T1OSI/CCP2： I/O；TMER1振荡器输入； 捕捉器2/比较器2输出/PWM2

19、输出 RC2/CCP1： I/O；捕捉器1/比较器1输出/PWM1输出 RC3/SCK/SCL ；I/O；SPI/I2C时钟输入 RC4/SDI/SDA ：I/O；SPI同步串行数据输入、I2C数据 RC5/SDO ：I/O；同步串行数据输出 RC6/TX/CK ：I/O；异步发送数据；同步时钟 RC7/RX/DT ；I/O；异步接收数据；同步数据,D Q CK,D Q CK Q,Q D EN,VDD,DATA BUS,WR PORT,WR TRIS,RD PORT,RD TRIS,U1,U2,U3,I/O位,方向寄存器,输入 数据 锁存器,输出数据锁存器,2。 RC7RC5、RC2RC0 I

20、/O电路结构,外围数据输出,施 密 特 触 发 器,当PORTC作为I/O使 用时，其输入/输出的工作 方式，由对方向寄存器 TRISC的设置来确定，“0” 为输出；“1”为输入。 当PORTC作为其它外 围的功能模块时，由I/O电 路图知，当外围模块工作 时，由外围模块输出的有效 的选择OE信号，使外围模 块的数据直接通过MUX而 不通过数据输出锁存器，因 此不需要通过对TRISC寄 存器的设置来确定各I/O引 脚的输入/输出的工作方式。 而由外围模块的工作方式确 定各I/O位输入/输出的工 作方式。因此当PORTC作 为外围模块使用时，应仅可 能的避免对TRISC的读/写 操作，对TRIS

21、C的设置要根 据各外围模块的功能来确定。,端口数据/外围设备数据选择OE,0,1,+,&,+,外围设备输 出OE允许,外围设备输入,P,N,Q,例：当RC0和RC1作为TMER1的时钟输入时，此时不论TRISC1：0是什么状态（“0”，“1”），RC0和RC1都工作在输入方式。,RC0/T1OSO/T1CKI,RC1/CCP2/T1OSI,T1OSCEN,T1OSC,3RC4、RC3 I/O电路结构 RC4、RC3 I/O电路结构是在RC7RC5、 RC2RC0 I/O电路结构基本上，为扩大对外围输入信号的兼容，通过对同步串行状态寄存器D6位CKE的设置，增加一个SMBUS电平的信号。 CKE

22、为“1”选择输入的是SMBUS电平的信号； CKE为“0”选择输入的是符合CMOS电平的信号。 同样RC4和RC3当用于外围模块实现I2C通信时， TRISC4：3必须设置为“1”，即RC4、RC3工作在输入状态。,D Q CK,D Q CK Q,Q D EN,VDD,DATA BUS,WR PORT,WR TRIS,RD PORT,RD TRIS,U1,U2,U3,I/O位,方向寄存器,输入数据锁存器,输出数据锁存器,3。 RC4、RC3 I/O电路结构,外围数据输出,施 密 特 触 发 器,RC4、RC3 I/O 电路结构是在RC7RC5、 RC2RC0 I/O电路结 构基本上，为扩大对外

23、围 输入信号的兼容，通过对 同步串行状态寄存器D6 位CKE的设置(P261)， 当CKE为“1”，选择输入 的是SMBUS电平的信号； 当CKE为“0”，选择输入 的是符合CMOS电平的信 号。 当RC4和RC3用于I2C 通信时，TRISC4:3必 须设置为“1”，将SDA和 SCL设置为输入。 SMBUS（system Management BUS）详见I2C总线,端口数据/外围设备数据选择,0,1,外围设备输出允许,外围设备输入,0,1,CKE SSPSTAT（6）,SMBUS,P,N,SMBUS是两线双向同步串行总线，他首先由INTEL提出，与I2总线兼容，I2是PHILIP提出。,

24、4PORTC相关的寄存器 地址 寄存器名 D7 D6 D5 D4 D3 D2 D1 D0 07H PPORTC 87H TRISC 0输出 1输入 PORTC初始化 BCF STATUS ，RP0 ；选择体0 CLRF PORTC ；置输出锁存器为“0” BSF STATUS ， RP0 ；选择体1 MOVLW 0CFH ；设置PORTC I/O位的输入/输出 MOVWF TRISC ；设置RC30、7：6输入， ；RC5：4输出,例：输入/输出的分时使用 RC4工作在输出时：输出“1”使LED导通，输出“0”使LED截止。 RC4工作在输入时：当无K1未按下时，输入为高电平；当K1按下时，输

25、入为低电平。 R3为限流电阻，当RC4工作在输出时，即使K1闭合，只要RC4输出为“1”，此时LED始终导通。 下面程序所实现的功能是当K1闭合时，LED导通。 RC4_0 BANKSEL TRISC ；选TRISC所在体 BSF TRISC ，4 ；设置RC4为输入 NOP BANKSEL PORTC ；选PORTC所在体，体“0” BTFSC PORTC ，4 ；RC4为“0”间跳，K闭合 GOTO RC4_1 ；K1未闭合 BANKSEL TRISC ；选体“1” BCF TRISC ，4 ；RC4为“0”，设置RC4为输出 BANKSEL PORTC BSC PORTC ，4 ；RC4

26、输出为“1” CALL DELAY ；LED导通 BCF PORTC ，4 ；RC4输出为“0”，LED截止 GOTO RC4_0 RC4_1 BANKSEL TRISC ；选体“1” BCF TRISC ，4 ；设置RC4为输出 BANKSEL POTRC BCF PORTC ，4 ；RC4输出为“0” GOTO RC4_0,RC4,5V,R3,K1,四PORTD 端口和PORTD有关的寄存器,1PORTD可实现的功能 8个I/O位，TRISD的位状态确定PORTD输入/输出的工作方式。 通过对TRISE寄存器D4位PSPMODE的设置，PORTD可同8位CPU的数据线连接。 PORTD端口

27、功能说明 I/O位 缓冲器 功能 RD0/PSP0 ST/TTL I/O；D0 RD1/PSP1 ST/TTL I/O；D1 RD2/PSP2 ST/TTL I/O；D2 RD3/PSP3 ST/TTL I/O；D3 RD4/PSP4 ST/TTL I/O；D4 RD5/PSP5 ST/TTL I/O；D5 RD6/PSP6 ST/TTL I/O；D6 RD7/PSP7 ST/TTL I/O；D7 S/T表示PORTD作为I/O输入时，为施密特触发器； TTL表示PORTD作为并行从动端口时，为TTL输入。,D Q CK,D Q CK Q,Q D EN,DATA BUS,WR PORT,WR

28、TRIS,RD PORT,RD TRIS,U1,U2,U3,I/O位,方向寄存器,输入 数据 锁存 器,输出数据锁存器,2。PORTD I/O电路结构,施 密 特 触 发 器,PORTD既可 作为I/O位，也 可作为8位数据 线，同PORTE 产生的RD、WR 和CS信号组合， 可用于8位I/O 的并行接口。,3PORTD相关的寄存器 地址 寄存器名 D7 D6 D5 D4 D3 D2 D1 D0 08H PPORTD RD7 RD6 RD5 RD4 RD3 RD2 RD1 RD0 88H TRISD “ 0”对应I/O位输出 “1”对应I/O位输入 89H TRISE D4位： PSPMOD

29、E （“0”常规I/O，“1”并行）,五PORTE 端口和PORTE有关的寄存器 1PORTE可实现的功能 3个I/O位，由TRISE寄存器确定PORTE的输入/输出。 RD、WR、CS信号的模拟输入，提供PORTD同8位CPU连接所需的读/写和选择信号。 PORTE端口功能说明 I/O位 缓冲器 功 能 RE0/RD#/AN5 ST/TTL 数字I/O；ADC第5路模拟信号的输入端； 模拟接收8位CPU输出的RD#信号 RE1/WR#/AN6 ST/TTL 数字I/O；ADC第6路模拟信号的输入端； 模拟接收8位CPU输出的WR#信号 RE2/CS#/AN7 ST/TTL 数字I/O；ADC

30、第7路模拟信号的输入端； 模拟接收8位CPU系统输出的CS#信号 注：输入缓冲器在I/O模式下为施密特触发器；在并行从动模式下为TTL缓冲器。,D Q CK,D Q CK Q,Q D EN,DATA BUS,WR PORT,WR TRIS,RD PORT,RD TRIS,U1,U2,U3,I/O位,方向寄存器,输入 数据 锁存 器,输出数据锁存器,2。PORTE I/O电路结构,施 密 特 触 发 器,PORTE既 可作为I/O位， 也可作为RD、 WR和CS信号， 同PORTD产生 的8位数据线组 合后，可用于8 位I/O的并行 接口。,3. 同PORTE相关的寄存器 09H PORTE R

31、E2 RE1 RE0 89H TRISE IBF OBF IBOV PSPMODE 0输出 1输入 9FH ADCON1 PCFG3 PCFG2 PCFG1 PCFG0 当RE2、RE1和RE0作为RD#、WR#和CS#信号使用时， TRISE寄存器的D2、D1和D0位，应分别设置为“1”输入。 当RE2、RE1和RE0作为AN7、AN6和AN5信号使用时， TRISE寄存器的D2、D1和D0位，应分别设置为“1”输入。 IBF输入缓冲器满状态位： “1”输入缓冲区已接收到数据，等待CPU读取。 “0”输入缓冲区未接收到数据。 OBF输出缓冲区满状态位： “1”输出缓冲区先前写入的数据未读取。

32、 “0”输出缓冲区中的数据已读取。 IBOV输入缓冲区溢出标志位： “1”输入缓冲区中接收到的数据未读时，又发生写操作（用软件置“0”）。 “0”无溢出。 PSPMODE并行从动端口模式选择位： “1”并行从动端口模式 “0”常规I/O模式 PCFG2PCFG0（ADCON1）主要是设置PORTE为数字输入/输出（I/O，RD#、WR#和CS#），或确定ADC输入模拟信号的通道。,六。并行从属端口,由上述讨论知，PORTD和PORTE除具有双向的I/O功能外，当TRISE方向寄存器中的D4位PSPMODE设置为“1”时，还可作为8位并行从属端口（微处理器端口方式）直接同CPU外围的8位数据总线

33、连接。即外部CPU将PORTD视为8位数据锁存器（输入/输出锁存器），在PORTE的RE2（RD#）、RE1（WR#）和RE0（CS#）的控制下，对其执行读/写操作。,1。并行从属PORTD和PORTE的结构,Data bus,D,Q,CK,D,Q,EN,WR Port,+,&,&,RD Port,设置中断标志,PSPIF（PIR1）,I/O,RD RE0,CS RE2,WR RE1,PORTD 1 位,从属（Slave）表示 PIC在数据传输过程中， RD#、WR#和CS#信 号均由外部CPU产生。即 当RD#和CS#信号有效 时，此时外部CPU所读的 不是PIC PORTD引脚上 的状态，而是PORTD内 部输出锁存器中的内容。 当WR#和CS#信号有效 时，此时外部CPU不是将 数据送到PIC PORTD 的引脚上，而是写入 PORTD内部的输入锁存 器中。 由于PORTD输入/输