计算机组成原理第三章习题

1、.第三章、内部存储器1、存储器是计算机系统中的记忆设备，它主要是用来_a.存放数据b.存放程序c.存放数据和程序d.存放微程序2、存储单元是指_a.存放一个二进制信息位的存储元b.存放一个机器字的所有存储单元集合c.存放一个字节的所有存储元集合d.存放两个字节的所有存储元集合3、计算机的存储器采用分级存储体系的主要目的是_a.便于读写数据b.减小机箱的体积c.便于系统升级d.解决存储容量、价格和存取速度之间的矛盾5、和外存相比，内存的特点是_a.容量大，速度快，成本低b.容量大，速度慢，成本高c.容量小，速度快，成本高d.容量小，速度快，成本低6、某单片机字长16位，它的存储容量64kb，若按

2、字编址，那么它的寻址范围是_a.64kb.32kc.64kbd.32kb7、某sram芯片，其存储容量为64k16位，该芯片的地址线和数据线数目为_a.64，16b.16，64c.64，8d.16，168、某dram芯片，其存储器容量为512k8位，该芯片的地址线和数据线数目为_a.8，512b.512，8c.18，8d.19，89、某机器字长32位，存储容量256mb，若按字编址，它的寻址范围是_a.1mb.512kbc.64md.256kb10、某机器字长32位，存储容量4gb，若按字编址，它的寻址范围是_a.1gb.4gbc.4gd.1gb11、某机器字长64位，存储容量4gb，若按字编

3、址，它的寻址范围是_a.4gb.2gc.0.5gd.1mb12、某机器字长32位，存储容量4gb，若按双字编址，它的寻址范围是_a.4g b.5g c.8g d.2g13、某sram芯片，其容量为5128位，包括电源端和接地端，该芯片引出线的数目应为_a.23b.25c.50 d.1914、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用精品._a.ramb.romc.ram 和romd.ccd15、相联存储是按_进行寻址的存储器。a.地址指定方式b.堆栈存取方式c.内容指定方式d.地址指定方式与堆栈存取方式结合16、交叉存储器实质上是一种_存储器，它能_执行_独立的读写操作。a.

4、模块式，并行，多个b.模块式，串行，多个c.整体式，并行，一个d.整体式，串行，多个17、主存储器和cpu之间增加cache的目的是_a.解决cpu和主存之间的速度匹配问题b.扩大主存储器的容量c.扩大cpu中通用寄存器的数量d.既扩大主存容量又扩大cpu通用寄存器数量18、以下半导体存储器，以传输同样多的字为条件，则读出数据传输率最高的是_a.dramb.sramc.flashd.e2prom19、双端口存储器所以能高速进行读/写，是因为采用_a.高速芯片b.两套相互独立的读写电路c.流水技术d.新型器件20、双端口存储器在_情况下会发生读/写冲突？a.左端口与右端口的地址码不同b.左端口与

5、右端口的地址码相同c.左端口与右端口的数据码相同d.左端口与右端口的数据码不同21、下列因素中，与cache的命中率无关的是_a.主存的存取时间b.块的大小c.cache的组织方式d.cache的容量22、下列说法中正确的是_a.sram存储器技术提高了计算机的速度b.若主存由rom和ram组成，容量分别为2n和2m，则主存地址共需要n+m位c.闪存是一种高密度、非易失性的读/写半导体存储器d.存取时间是指连续两次读操作所需间隔的最小时间23、下列说法中正确的是_a.多体交叉存储器主要解决扩充容量问题b.cache与主存统一编址，cache的地址空间是主存地址空间的一部分c.主存都是由易失性的

6、随机读写存储器构成的d.cache的功能全部由硬件实现精品.24、下列cache替换算法中，速度最快的是_，命中率最高的是_a.最不经常使用（lfu）算法b.近期最少使用（lru）算法c.随机替换25、在cache的地址映射中，若主存中的任意一块均可映射到cache内的任意一块的位置上，则这种方法称为_a.全相联映射b.直接映射c.组相联映射d.混合映射1、图为某sram的写入时序图，其中r/w是读/写命令控制线，当r/w线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图中时序的错误，并画出正确的时序图。2、分析图中两个存储器芯片有什么相同和不同？3、分析图中所示的ram芯片，

7、请问该芯片存储容量多大？字长多少？如果读写ram，控制信号r/w是高还是低？4、设有一个具有24位地址和8位字长的存储器，问： 该存储器能够存储多少字节的信息？ 如果该存储器由4m1位的ram芯片组成，需要多少片? 需要多少位作芯片选择？5、市场上常见的flash存储器芯片均按照8比特或16比特组织。对于按字节寻址的8位、16位和32位cpu，地址线分别应如何连接？存储器可以完成的存取数据宽度分别是多少？6、sram芯片有17位地址线和4位数据线。用这种芯片为32位字长的处理器构成1m32比特的存储器，并采用内存条结构。问： 若每个内存条为256k32比特，需要几个内存条？ 每个内存条共需要多

8、少片这样的芯片？ 所构成的存储器需用多少片这样的芯片？7、分析图中所示存储器结构。8、某dram芯片内部的存储单元为128128结构。该芯片每隔2ms至少刷新一次，且刷新是通过顺序对所有128行的存储单元进行内部读操作和写操作实现的，设存储器周期为500nm。求其刷新的开销（也即进行刷新操作的时间所占的百分比）。9、有一个2k16位的双端口存储器，若（1）从左端口读出100号单元内容（ffff），同时从右端口向200号单元写入（f0f0）；（2）从右端口向200号单元写入内容（f0f0），同时从左端口读出200号单元内容。要求画出两种情况下的存储器数据读写示意图，并说明考虑什么问题10、画图说

9、明顺序方式和交叉方式的存储器模块化结构。11、用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。12、设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期精品.t=200ns，数据总线宽度为64位，总线传送周期=50ns。问顺序存储器和交叉存储器的带宽各是多少？13、某计算机系统的内存储器由cache和主存构成，cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，cpu共访问内存4500次，其中340次访问主存。问： cache的命中率是多少？ cpu访问内存的平均时间是多少纳秒？ cache主存系统的效率是多少？1

10、4、cpu执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns，主存为250ns，求cache/主存系统的效率和平均访问时间。15、某计算机的内存储器系统采用l1cache，l2cache和主存三级分层结构。访问第1级时命中率为95%，访问第二级时命中率为50%，其余50%访问主存。假定访问l1cache需要1个时钟周期t，访问l2cache和主存分别需要10t和100t，计算三级存储系统的平均访问时间ta是多少周期。16、cpu访问内存的平均时间与哪些因素有关？平均访问时间ta=htc+（1-h）tm17、请用图示说明三级存储体系分别由哪些部分组成，并比较cache主存和主存辅存这两个存储层次的相同点和不同点。18、假设主存只有a，b，c三个页框，组成a进c出的fifo队列进程，访问页面的序列是0,1,2,4,2,3,0,2,1,3,2号。若采用： fifo算法 fifo+lru算法利用列表法求两种策略的命中率。1、图(a)所示为存储器的