8-17-3复杂可编程逻辑器件_第1页
8-17-3复杂可编程逻辑器件_第2页
8-17-3复杂可编程逻辑器件_第3页
8-17-3复杂可编程逻辑器件_第4页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、复杂可编程逻辑器件(CPLD)7.3 与PAL、GAL相比，CPLD的集成度更高，有更多的输入端、乘积项和更多的宏单元； CPLD器件内部含有多个逻辑块，每个逻辑块都相当于一个PAL(或GAL)器件; 每个块之间可以使用可编程内部连线(或者称为可编程的开关矩阵)实现相互连接。7.3.1CPLD的结构更多成积项、更多宏单元、更多的输入信号。逻辑块逻辑块逻辑块逻辑块逻辑块逻辑块逻辑块逻辑块I/O可编程内部连线矩阵I/O7.3.1CPLD的结构通用的CPLD器件逻辑块的结构宏单元1可编程乘积项阵列内部可编程连线区内部可编程连宏单元2m乘积项分配n宏单元3m线区I/O块宏单元mXilinxXC9500

2、: 90 个 36 变量的乘积项, 宏单元 36 个AlteraMAX7000: 80 个 36 变量的乘积项, 宏单元 16 个7.3.1CPLD的结构可编程内部连线可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与I/O块之间以及全局信号到逻辑块和I/O块之间的连接。宏单元或I/O 连线连线区的可编程连接一般由E2CMOS管实现。当E2CMOS管被编程为导通时， 纵线和横线连通；未被编程为截止时，两线则不通。TE2CMOS 管内部连线可编程连接原理图I/O单元I/O单元是CPLD外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，对I/O单元编程，可将引脚定义为输入、输出和双向功能。到其他 I/O 单元VCCINT到内部可编程VCCIOD1输入缓冲连线区D2可编程上拉输出缓冲驱动来自OUTI/O宏单元1PTOOE可编程接地r0摆率控制r全M局输r出使能

人人文库> 全部分类> 应用文书

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论