D触发器原理-D触发器电路图

1、.边沿d 触发器: 负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。如果在cp 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在cp 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿d触发器也称为维持-阻塞边沿d触发器。 电路结构: 该触发器由6个与非门组成，其中g1和g2构成基本rs触发器。d触发器工作原理: sd 和rd 接至基本rs 触发器的输入端，分别是预置和清零端，低电平有效。当sd=0且rd=1时,不论输入端d为何种状态，都会使q=1，q=0，即触发器置1；当sd=1且rd=0时，触发器的状态为0,

2、sd和rd通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下： 1.cp=0时，与非门g3和g4封锁，其输出q3=q4=1，触发器的状态不变。同时，由于q3至q5和q4至q6的反馈信号将这两个门打开，因此可接收输入信号d，q5=d，q6=q5=d。 2.当cp由0变1时触发器翻转。这时g3和g4打开，它们的输入q3和q4的状态由g5和g6的输出状态决定。q3=q5=d，q4=q6=d。由基本rs触发器的逻辑功能可知，q=d。 3.触发器翻转后，在cp=1时输入信号被封锁。这是因为g3和g4打开后，它们的输出q3和q4的状态是互补的,即必定有一个是0，若q3为

3、0，则经g3输出至g5输入的反馈线将g5封锁，即封锁了d通往基本rs 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。q4为0时，将g3和g6封锁，d端通往基本rs触发器的路径也被封锁。q4输出端至g6反馈线起到使触发器维持在1状态的作用，称作置1维持线；q4输出至g3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在cp正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更

4、强的抗干扰能力和更高的工作速度。功能描述 精品.2.特征方程 qn+1=d 3状态转移图脉冲特性: 1.建立时间:由下图维持阻塞触发器的电路可见,cp信号是加到门g3和g4上的,因而在cp上升沿到达之前门g5和g6输出端的状态必须稳定地建立起来。输入信号到达d端以后，要经过一级门电路的传输延迟时间g5的输出状态才能建立起来,而g6的输出状态需要经过两级门电路的传输延迟时间才能建立,因此d端的输入信号必须先于cp的上升沿到达，而且建立时间应满足： tset2tpd。 2.保持时间：由下图可知，为实现边沿触发,应保证cp=1期间门g6的输出状态不变,不受d端状态变化的影响

5、。为此，在d=0的情况下，当cp上升沿到达以后还要等门g4输出的低电平返回到门g6的输入端以后,d端的低电平才允许改变。因此输入低电平信号的保持时间为thltpd。在 d=1的情况下，由于cp上升沿到达后g3的输出将g4封锁，所以不要求输入信号继续保持不变,故输入高电平信号的保持时间thh=0。 3.传输延迟时间：由图工作波形图不难推算出，从cp上升沿到达时开始计算,输出由高电平变为低电平的传输延迟时间tphl和由低电平变为高电平的传输延迟时间tplh分别是:tphl=3tpd tplh=2tpd 精品. 维持和阻塞d触发器的电路和动态波形 4.最高时钟频率：为保证由门g1g4组成的同步rs触发器能可靠地翻转，cp高电平的持续时间应大于 tphl,时钟信号高电平的宽度twh应大于tphl。而为了在下一个cp上升沿到达之前确保门g5和g6新的输出 电平得以稳定地建立，cp低电平的持续时间不应小于门g4的传输延迟时间和tset之和，即时钟信号低电平的宽度twltset+tpd，因此得到: 在实际集成触发器中，每个门传输时间是不同的，并且作了不同形式的简化，因此上面讨论的结果只是一些定性的物理概念。其真实参数由实验测定。 综上所述，对边沿d触发器归纳为以下几点： 1.边沿d触发器具有接收并记忆信号的功能，又称为锁存器；www.8ttt