第三章 门电路.ppt

1、第三章 门电路,3.5 TTL门电路,3.1 概述,3.2 半导体二极管门电路,3.3 CMOS门电路,1、二极管、三极管、MOS管简化开关等效电路 2、CMOS、TTL集成电路基本特性 3、输入、输出电路结构 4、输入、输出特性及其应用 5、电气参数的物理意义,难 点,本 章 重 点,电路的输入、输出特性,重点难点,第三章 门电路,门电路是用以实现逻辑关系的电子电路。,3.1 概述,在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管，电源电压是正值，一般采用正逻辑。若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。 今后除非特别说明，一律采用正逻辑。,一、正逻辑与负逻

2、辑,正逻辑：用高电 平表示逻辑1，用低电平表示逻辑0 负逻辑：用低电平表示逻辑1，用高电平表示逻辑0,VI控制开关S的断、通情况。 S断开，VO为高电平；S接通，VO为低电平。,二、逻辑电平,实际开关为晶体二极管、三极管以及场效应管等电子器件,单开关电路,互补开关电路,高电平UH： 输入高电平UIH 输出高电平UOH 低电平UL： 输入低电平UIL 输出低电平UOL,5V,0V,0.8V,2V,逻辑“0”和逻辑“1”对应的电压范围宽，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。,一、二极管伏安特性,门坎电压UON,反向击穿电压,二极管的单向导电性： 外

3、加正向电压（UON），二极管导通，导通压降约为0.7V； 外加反向电压，二极管截止。,3.2.1 半导体二极管的开关特性,3.2 半导体二极管门电路,二极管的单向导电性，相当于一个受外加电压极性控制的开关。,当VI=VIL时，D导通，VO=0.7=VOL 开关闭合,二、半导体二极管的开关特性,假定：VIH=VCC ，VIL=0,当VI=VIH时，D截止，Vo=VCC=VOH 开关断开,二极管伏安特性,二极管伏安特性第一种近似方法,二极管伏安特性第二种近似方法,二极管伏安特性第三种近似方法,：,二极管的动态电流波形,Y=AB,3.2.2 二极管与门,Y=A+B,3.2.3 二极管或门,a. 多个

4、门串接使用时，出现低电平偏离标准数值的情况。 b. 输出电阻大，负载能力差。 c. 开关性能不理想,二极管与门和或门电路的缺点,（1）CMOS电路的工作速度比TTL电路的低 （2）CMOS带负载的能力比TTL电路强 （3）电源电压允许范围较大，抗干扰能力比TTL电路强 （4）CMOS电路的功耗比TTL电路小得多 （5）CMOS电路的集成度比TTL电路高 （6）CMOS电路容易受静电感应而击穿，使用和存放时 应注意静电屏蔽，尤其是CMOS电路多余不用的输入 端不能悬空，应根据需要接地或接高电平。,CMOS门电路的特点,增强型MOS管的符号,3.3.1 MOS管的开关特性,一、MOS管的结构,S

5、(Source)： 源极 G (Gate)： 栅极 D (Drain)： 漏极 B (Substrate): 衬底,金属层,氧化物层,半导体层,PN结,3.3 CMOS门电路,MOS管:金属氧化物半导体场效应管。 只有多数载流子参与导电，故称单极型三极管。,一、MOS管的结构,当加+VDS时，VGS=0，D-S间是两个背向PN结串联，iD=0；,加上+VGS，足够大至VGS VGS (th), D-S间形成导电沟道iD0,开启电压:使沟道刚刚形成,工作原理-以N沟道增强型为例,输出特性：iD = f (VDS) 对应不同的VGS下的一族曲线 。,输入特性：栅极电流为0，看进去有一个输入电容CI

6、，输入特性曲线不必画出。,二、MOS管的输入特性和输出特性,漏极特性曲线,恒流区,截止区,可变电阻区,MOS管共源接法,截止区：VGS 109,漏极特性曲线（分三个区域）,恒流区： iD 基本上由VGS决定，与VDS 关系不大,可变电阻区：当VDS 较低（近似为0）， VGS 一定时， 这个电阻受VGS 控制、可变。,MOS管的基本开关电路,三、MOS管的基本开关电路,开关闭合,开关断开,OFF ，截止状态 ON，导通状态,四、 MOS管的开关等效电路,五、MOS管的四种类型,增强型,耗尽型,3.3.2 CMOS反相器的电路结构和工作原理,电源电压VDD VGS(th) N +| VGS(th

7、)P | VGS（th）N-NMOS的开启电压 VGS（th）P-PMOS的开启电压,1、输入为低电平VIL = 0V时,电路中电流近似为零（忽略T2的截止漏电流）, 输出为高电平VOHVDD,2、输入为高电平VIH = VDD时，T1通T2止，输出为低电平VOL0V。,实现逻辑“非”功能,PMOS,NMOS,二、电压、电流传输特性,CMOS反相器的传输特性接近理想开关特性， 转折区的变化率很大。,CMOS非门电压传输特性,CMOS非门电流传输特性,阈值电压VTH,三、输入端噪声容限,保证输出高、低电平基本不变的条件下，允许输入信号的高、低电平有一个波动范围，这个范围称为输入端的噪声容限。,噪

8、声容限计算方法：,1输出,0输出,3.3.3 CMOS反相器的输入输出特性,一、74HC系列输入特性,正常工作范围,2、4000系列输入特性,二、输出特性,二、输出特性,一、传输延迟时间,3.3.4 CMOS反相器的动态特性,二、动态功耗,动态功耗：CMOS反相器从一种稳定工作状态突然转变到另一种稳定状态的过程中产生的附加功耗。,一、其他逻辑功能的门电路,3.3.5 其它类型的CMOS门电路,1、CMOS与非门（P并N串）,2、CMOS或非门（P串N并）,与非门存在的缺点：,或非门也存在类似的问题,二、带缓冲极的CMOS门电路,特点：需外接上拉电阻。,三、漏极开路的CMOS门电路（OD）,应用

9、：实现电平转换； 吸收大负载电流。 输出端可以并联，实现“线与”功能；,将输出并联使用，实现线与,1、求RL(max),外接电阻RL的计算方法,m 是负载门电路低电平输入电流的数目,2、求外接电阻RL(min),举例,T1、T2管的结构形式是对称的，即漏极和源极可互易使用，因而CMOS传输门属于双向器件，它的输入端和输出端也可互易使用。,四、CMOS传输门,1. 传输门结构,构成各种逻辑电路的基本单元电路,2.传输门工作原理,C0、 ，T1和T2截止，相当于开关断开 C1、 ，T1和T2导通，相当于开关接通，uoui,3. 构成其他逻辑电路,异或门、数据选择器、寄存器、计数器,4. 双向模拟开

10、关,例如：反相器和传输门构成异或门（P98）,1. CMOS三态门之一,五、三态输出的CMOS门电路,三态：电路输出的高电平、低电平、高阻态, 时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。,2. CMOS三态门之二, 时，TP2、TN2均导通，TP1、TN1构成反相器。, 时，TG截止，输出端呈现高阻态。 时，TG导通， 。,3. CMOS三态门之三,三态门的用途,1、作为与总线间的接口电路,EN1、EN2ENn分时接入高电平,2.数据的双向传输,3.5.1 半导体三极管的开关特性,3.5 TTL门电路,一、双极型三极管的结构,管芯 + 三个引出电极 + 外壳,三极管的

11、输入特性曲线（NPN）,VON ：开启电压 硅管，0.5 0.7V 锗管，0.2 0.3V 近似认为: VBE VON iB = 0 VBE VON iB 的大小由外电路电压、电阻决定,二、三极管的输入特性和输出特性,固定一个IB值，即得一条曲线， 在VCE 0.7V以后，基本为水平直线,三极管的输出特性曲线,截止区：发射结反偏, 集电结反偏，iB = 0, iC = 0。 c-e间“断开”。,特性曲线分三个区域,饱和区：发射结正偏, 集电结正偏, iB 0, VCE 很低，iC 随iB增加变缓，趋于“饱和”。 c-e间“闭合” 。,放大区：发射结正偏, 集电结反偏，iB 0, iC= iB,

12、只要参数合理： VI=VIL时，T截止，VO=VOH VI=VIH时，T导通，VO=VOL,三、双极型三极管的基本开关电路,工作状态分析,四、三极管的开关等效电路,输出vO落后于输入vI,五、动态开关特性,三极管的基本开关电路就是非门,六 、三极管反相器,实际应用中，为保证VI=VIL时T可靠截止，常在输入接入负压。,解：将发射极外接电路 化为等效的VB与RB电路,VIH=5V VIL=0V,例3.5.1计算参数设计是否合理,参数设计合理,一、电路结构,3.5.2 TTL反相器的电路结构和工作原理,B1,C2,E2,(vI),(vO),工作原理,设：VIL=0.2V，VIH=3.4V,1、vI

13、=VIL时,T1基极电流很大,而集电极电流由于T2截止,故很小, 基区存储电荷很多,T1处于深度饱和状态.,2、vI=VIH时,若不考虑T2、T5，则T1发射结导通， vB1=3.4+0.7=4.1V ?,此时T1发射结反偏,集电结正偏，T1处于倒置放大状态.,B1,C2,E2,(vI),(vO),二、电压传输特性,需要说明的几个问题,若无D2，则T4会导通。,D1 钳位二极管，限制输入端的负脉冲干扰，保护发射结。若无D1，则输入端有负脉冲时，电流iB很大，烧坏发射结。 加上D1，输入端电位被钳位在-0.7V， 保证发射结不被烧坏,三、输入噪声容限,低电平输入电压UIL（max）0.8V 高电

14、平输入电压UIH（min）2V 低电平输出电压UOL（max）0.4V 高电平输出电压UOH（min）2.4V,74系列门电路的典型参数：,参见P138-139,一、输入特性（输入端的伏安特性）,1. vI=VIL=0.2V时,3.5.3 TTL反相器输入特性和输出特性,2. vI=VIH=3.4V时,正号表示输入电流流进门,VB1=2.1V,高电平输入端等效电路,T1处于倒置放大状态， 电流放大系数极小，输入电流只是be结的反向电流，一般情况下，IIH+40A ,3. 输入端悬空-相当于接高电平,输入端悬空时，VCC通过R1加在 T1集电结、T2、T5发射结上，使T2、T5 导通，输出低电平

15、。故相当于输入端 接高电平。,当输入为低电平时， 输入电流流出门，大小为1mA；,当输入为高电平时， 输入电流流进门，很小40A。,1. 高电平输出特性,负载电流为5mA时,电平下降不多，考虑到功耗，实际使用时负载电流不能超过0.4mA ,输出高电平时，T4导通，T5截止, 电流流出门,二、输出特性,T4工作在射级输出状态，电路的 输出电阻很小，在负载电流较小 的范围内，负载电流的变化对VOH 的影响很小,2. 低电平输出特性,RLiL vCE5 VOL c-e间的饱和导通内阻很小10欧， c-e间的饱和导通压降很低0.2V.,输出低电平时，T4截止，T5饱和，电流流进门,VOL=0.2V时，

16、iL=16mA ,例3.5.2：图示电路中，门G1最多可驱动多少个同样的门电路负载？要求G1的高低电平满足VOH3.2V，VOL0.2V。,据低电平输出特性，VOL0.2V时，iLM16mA,据低电平输入特性，vIL=0.2V时，iIL= -1mA,输出高电平时,据高电平输出特性，VOH=3.2V时，Ioh=-7.5mA 但考虑到功耗，iOH0.4mA,据高电平输入特性，vIH=3.2V时，iIH=40A,综合，N=10，称为扇出系数,复习与回顾,实际使用时，输入端往往需接电阻,RP =0.9K时，vI =0.8V； RP =1.9K时，vI =1.4V，输出变为低电平； vI增加到1.4V后

17、，不再增加。,两个门之间接电阻,当G1输出低电平时，,三、输入端负载特性,当G1输出高电平时，,较小的一个作为RP的最大允许值,TTL电路输入端串联电阻允许值的计算, 输入高电平时，Rp过大不能保证VAV IH（min）, 输入低电平时，Rp过大不能保证VAV IL（max）,较小的一个作为 RP的最大允许值,P122 例3.5.3,一、传输延迟时间,现象：输出电平的变化落后于输入电平的变化。波形上升沿、下降沿变坏。,tPLH tPHL,3.5.4 TTL反相器的动态特性,原因：结电容的存在，寄生电容的影响，二极管、三极管的状态转换需要一定的时间。,定义方法：如图所示,SN7404的典型参数为

18、：tPLH =12ns，tPHL=8ns,三、电源的动态尖峰电流,2、动态情况下，输出从低到高变化的过渡过程中，T4由截止到导通快， T5由饱和导通到截止慢，故有一段时间T5、T4同时导通，电流很大。,3、动态情况下，输出从高到低变化时，T5从截止到饱和，T4从导通到截止，同时导通时间较短，尖峰电流持续时间较短,尖峰电流使电源的平均电流加大了；,P127 例3.5.4,尖峰电流形成系统内部噪声源。,尖峰电流的影响：,1. 与非门,3.5.5其他类型的TTL门电路,2.或非门,3.与或非门,4. 异或门, 输出电平不可调,5、集电极开路的门电路,1、推拉式输出电路结构的局限性, 负载能力不强，尤

19、其是高电平输出, 输出端不能并联使用,2、OC门的结构特点,OC门线与,输出高电平时，计算RL（max）,3、外接负载电阻RL的计算,计算RL（max）时，m为并联的输入端的个数,输出低电平时，计算RL（min）,计算RL（min）时，m为负载门的个数,P133图3.5.35、图3.5.36,例3.5.5 选择合适的阻值RL 。已知OC门IOH=200A，ILM=16mA；IIL=1mA；IIH=40A，VCC=5V，要求OC门输出高电平VOH3.0V，输出低电平VOL0.4V 。,解：,n=2，m=9，m =3,选RL=1K,6、三态输出门电路（TS）,例题 请根据题图和题表， 完成以下要求

20、： 1、按表1栏的要求, 图中完善F1F5的逻辑符号，并按图中的逻辑符号将F6F7的名称填入相应位置； 2、在表2栏中填入各输出端的逻辑表达式； 3、若ABCD = 1001，将各输出值填入表3栏中。,作业,3-3.9，3.16， 3. 21，3. 24，3. 27*,3.8 TTL与COMS电路的接口,3.8.1 各种门电路之间的接口问题,3.8.2 门电路带负载时的接口问题,1) 驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。,在数字电路或系统的设计中，往往将TTL和CMOS两种器件混合使用，以满足工作速度、功耗指标的要求。由于每种器件的

21、电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：,2) 驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）；,3.8.1 各种门电路之间的接口问题,负载器件所要求的输入电压,VOH(min) VIH(min),VOL(max) VIL(max),灌电流,IIL,IOL,拉电流,IIH,IOH,对负载器件提供足够大的拉电流和灌电流,驱动电路必须能为负载电路提供足够的驱动电流,驱动电路 负载电路,1、 VOH(min) VIH(min),2、 VOL(max) VIL(max),驱动电路必须能为负载电路提供合乎相应标准的高、低电平,2、

22、 CMOS门驱动TTL门,VOH（min)=4.9V，VOL(max) =0.1V,TTL门（74LS系列）,IIH（max)=20A， IIL（max) =-0.4mA,VOH(min) VIH(min),VOL(max) VIL(max),带拉电流负载,输出、输入电压,带灌电流负载,CMOS门(4000系列）：,IOH(max) N IIH,VIH(min) = 2V ，VIL(max )= 0.8V,例 用一个74HC00与非门驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。此时的CMOS门电路是否过载？,VOH(min) VIH(min),VOL(max) VIL(max),

23、总的输入电流IIL=1.6+60.4=4mA,灌电流情况,拉电流情况,74HC00: IOH(max)=-4mA 74系列反相器: IIH(max)=0.04mA 74LS门： IIH(max)=0.02mA,总的输入电流IIH=0.04+60.02=0.16mA,74HC00: IOL(max)=4mA 74系列反相器: IIL(max)=-1.6mA 74LS门： IIL(max)=-0.4mA,驱动电路能为负载电路提供足够的驱动电流,3. TTL门驱动CMOS门(如74HC ）,式2、3、4、都能满足，但式1 VOH(min) VIH(min)不满足,IO ：TTL输出级T3截止管的漏电

24、流,将TTL 电路输出高电平的下限制提高-在TTL输出端与电源之间接入上拉电阻Rp,解决办法：,Rp 的计算方法同OC门上拉电阻相同,1. 用门电路直接驱动显示器件,3.8.2 门电路带负载时的接口电路,门电路的输入为低电平，输出为高电平时，LED发光,当输入信号为高电平，输出为低电平时，LED发光,解：LED正常发光需要几mA的电流，并且导通时的压降VD为1.6V。当VCC=5V时，VOL=0.1V，IOL(max)=4mA， 因此ID取值不能超过4mA。限流电阻的最小值为,例 试用74HC04六个CMOS反相器中的一个作为接口电路，使门电路的输入为高电平时，LED导通发光。,解,故应取,（

25、2）若将OC门改推拉式输出的TTL门电路，会发生什么问题？,（1）根据三极管饱和导通时的要求可得RB的最大允许值。三极管的临界饱和基极电流应为,故应取,（2）若将OC门直接换成推拉式输出的TTL门电路，则TTL门电路输出高电平时为低内阻，而且三极管的发射结导通时也是低内阻，因此可能因电流过大而使TTL门电路和三极管受损。,3.21解,因此,2. 机电性负载接口,用各种数字电路来控制机电性系统的功能,而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。,如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电

26、路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。,如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。,利用半导体器件的开关特性，可构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可构成三态门、OC门、OD门和传输门。 随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。 TTL电路输入级采用多发射极晶体管，输出级采用推拉式结构，所以工作速度较快，带负载能力较强，是目前使用最广泛的一种集成逻辑门。应掌握好TTL门电气特性和参数。 TTL电路的缺点是功耗较大。 MOS电路属于单极型电路，具有高速度、功耗低、扇出大、电

27、源电压范围宽、抗干扰能力强、集成度高等一系列特点，使之在整个数字集成电路中占据主导地位的趋势日益明显。,第3章 小 结,一、双极性三极管工作状态的计算,解题方法和步骤：,1、利用戴维南定理将输入电路简化为等效的VE与RE串联电路,2、计算VI为低电平时的VE值。若VEVON，则认为三极管基本截止，参数设计合理,3、计算VI为高电平时的VE值及此时的iB，并与临界饱和基极电流IBS比较。若iBIBS，则认为三极管饱和导通，参数设计合理,本章习题类型与解题方法,解题方法和步骤：,1、按照给出门电路的逻辑功能逐一找出每一种输入状态下的输出。,对CMOS门电路，不允许输入端工作在悬空状态。输入端经过电阻接地时，与接逻辑低电平等效；经过电阻接电源时，与接逻辑高电平等效；,对TTL门电路，输入端的悬空状态和接逻辑高电平等效。输入端经过电阻（几十千欧以内）接电源电压时，与接逻辑高电平等效；经过电阻接地时，输入端的电平与电阻阻值的大