tsv绝缘层完整性在线测试方法研究_缪旻

1、 2012 年 第 26 卷 第 6 期(总第 96 期) V ol.26 N o .6 2012(Sum N o .96)测试技术学报JOURNAL OF TESTAND MEASUREMENT TECHNOLOGY文章编号:1671-7449(2012)06-0461-07TSV 绝缘层完整性在线测试方法研究 1, , 2许一超3 , 王贯江3 , 孙新1 , 方孺牛1 , 金玉丰1缪(1.北京大学微米/ 纳米加工技术国家级重点实验室, 北京 100871 ; 北京信息科技大学信息微系统研究所, 北京 100101; 北京大学深圳研究生院, 深圳 518055) 2.3.摘 要: 硅通孔(

2、T SV)技术是先进的三维系统级封装(3D SIP)集成技术乃至三维集成电路(3D IC)集成技术的核心.TSV 绝缘完整性是决定其电性能和长期可靠性的关键因素, 在生产过程中对该特性进行在线(in- line)测试, 及早筛除有缺陷的产品晶圆, 可以有效降低总生产成本.本文提出在晶圆减薄前, 通过探针与相邻两个 T SV 盲孔顶部接触进行 I-V 特性测试, 得到两孔间漏电流数据, 绘成曲线.若所得 I-V 曲线在电压为 7 V 10 V 时基本呈线性上升, 且漏电流为几十皮安量级, 则可初步判断该 TSV 盲孔对的绝缘完整性合格, 可进入下一步工艺流程 .若 I-V 曲线在电压为 7V 或

3、更低时出现漏电流陡增甚至击穿特性, 则可以判断该 T SV 盲孔对中有一个或两个的绝缘完整性已经受损.通过有限元仿真阐释了测试机理, 并进行了试验验 证. 关键词: 三维系统集成;硅通孔(TSV)技术;在线测试;绝缘层完整性;漏电流 中图分类号: TM 930 .1文献标识码:Adoi :10.3969/ j.issn .1671-7449 .2012.06 .001An In-line Test Method for the TSV Insulation IntegrityM IAO Min1, 2 , XU Yichao3 , WANG Guanjiang3 , S UN Xin1 , F

4、ANG Runiu1 , JIN Yufeng1(1.Na tio nal Key Laboratory of Science and Technology o n M icro/ Nano F abrication , Peking U niversity , Beijing 100871 , China .; 2 .Information M icrosystem Institute , Beijing Information Science and T echnolog y U niversity , Beijing 100101, China ; 3.Peking University

5、 Shenzhen G raduate School, Shenzhen 518055, China) Abstract : Through silicon via (TSV)is the most vital technology of the advanced 3D system-in-package in- teg ration and 3D IC integration .The insulation integrity of TSVs is among the key f actors that determine T SV electrical properties and lon

6、g term reliability .T otal production cost can be reduced by performing in-line test during manufacturing and then screening out defective w afers at early stage .A n in-line method is pro- posed to verify the T SV insulation quality af ter the blind vias are fo rmed and before nex t process (i .e .

7、w afer thinning)is carried out .During the test , the leakage current data between two blind vias is obtained and plot- ted through I-V characteristic test by probing the pads upon these blind T SVs .T SVs can be determined as a qualified one w ith insulation integrity w hen I-V curve varies linearl

8、y betw een 7 V 10 V and the leakage cur- rent is on the o rders of dozens of pA .If an abrupt rise of leakage current or even breakthrough appears at volt- ages equal to or under 7 V , then it can be deduced that the insulation integ rit y of one or both of the blind vias under test has been comprom

9、ised .Fi nite element method (FEM)simulation was used to illust rate the testing principle , and experimental test were carried out for validation . Key words:3D IC integ ration ;T SV ;in-line test ;insulation integ rity ;leakage current随着集成电路制造工艺的不断发展, 全世界范围内“ 后摩尔定律”时代或者说“ 超越摩尔定律”时代即 * 收稿日期:2012-08

10、-29基金项目:国家重大科技专项(2009Z X02038);国家自然科学基金(60976083 , 61176102);北京市自然科学基金(3102014);北京市 属高等学校人才强教计划(PHR201108257)资助项目 作者简介:缪(1973-), 男, 副教授, 博士, 主要从事信息与通信工程、 微电子学、固体电子学、 高等教育等研究. 462测 试 技 术 学 报2012 年第 6 期将到来, 晶体管的等比例缩小对电子元器件内部功能集成度的决定作用越来越小, 封装技术将对集成密度的进一步提高和多功能混合集成起到不可替代的支撑作用, 另一方面电子产品的 电子信息硬件产业的 竞争在某种

11、程度上体现为封装技术的竞争.与线焊等垂直电互连方法相比, 硅通孔(T hrough Silicon Via , T SV )可以在芯片叠层(chip stack)的各平面(plane)间形成最短的平面间垂直互连, 因此, 基于 T SV 及其相应立体互连的三维系统级封装(3D SIP)技术与基于其他互连技术的 SIP 相比, 具有如下优势 : 垂直方向上芯片堆叠的密度乃至封装体内部的功能集成度最大化, 而封装体外形尺寸则大大缩小; 由于平面间垂直互连的长度短, 相应的损耗低, 故芯片速度和功耗方面的性能可以大幅提高; 互连可以灵活布线, 有效支撑数字、 模拟、混合、 射频等电路功能单元以及微/

12、纳机电模块的混合集成 .正因为如此 , T SV 技术受到工业界的广泛认可, 将成为未来高密度三维集成封装乃至三维集成电路(3D IC)的重要支撑技术. 根据 T SV 与芯片加工的相对次序可以分为先通孔工艺(Via-fi rst)和后通孔工艺(V ia-last) 1 .无论哪种工艺, TSV 需要经过刻蚀、 淀积绝缘层、 填充金属等特殊的工艺构成盲孔, 然后通过晶圆背面减薄将TSV 的另一端暴露出来, 形成真正的通孔 .然而当前的T SV 技术还未完全成熟, 在制备过程中可能由于刻蚀扇贝纹和淀积台阶覆盖率差等原因而形成绝缘层完整性缺损(表现为漏电流过大或陡增)、 凸点开路和填孔空隙等缺陷.

13、特别是绝缘层完整性的受损 , 对 TSV 的工艺质量和长期使用可靠性影响很大.如果TSV 质量不合格, 则会使后续的工艺步骤变成徒劳.因此 , 若在生产过程中对TSV 成型后的绝缘层完整性进行有效的在线(in-line)监控和测试 , 可以及早筛除T SV 绝缘有缺陷的晶圆, 从而大幅度降低成本,并提高生产效率. 绝缘测试主要有两种可能的方法.方法一 2-3 是, 对加工有 TSV 的晶圆减薄, 露出TSV 两端的导体后以探针从正反现有的 TSV两面实现测试电连接或者以探针连接 TSV 正面 、 并通过金属载片台连接暴露出TSV 的晶圆背面, 这种方法的不足很明显, 包括 :需要采用特殊夹具来

14、夹持晶圆, 探针的对位困难, 测试难度大, 效率低 ;减薄后的晶圆夹持和搬移较为困难, 容易在操作中碎裂;减薄后暴露出的TSV 的背面往往是向硅本体凹陷的, 不容易与载片台实现可靠电连接 .方法二是在晶圆背面制作欧姆接触 , 而后以探针从晶圆正面连接待测TSV 并通过金属的探针台台面连接晶圆的背面进行测试, 而该测试方法需要增加额外的工艺步骤, 而且工艺中需要经受高温, 故测试后晶圆上的电路实际上将失效;另外 , 该测试方法只适用于从生产线上的晶圆中的抽查, 故障或缺陷覆盖面较小.综上 , 这两种方法无疑将导致三维集成电路产品制造成本居高不下 .此外 , 还有一些文献 4-6 通过高频测试方法

15、对 TSV 绝缘等性能进行判断, 但测试结果分析复杂, 耗时长, 不易实现真正的在线测试, 很难在生产中得到广泛应用 .本文针对TSV 盲孔的电性能以及绝缘层完整性的在线测试方法进行了研究 .研究表明, 在衬底减薄之前, 借助生产型探针台连接相邻TSV 盲孔顶部连接点, 通过两盲孔间漏电流随所施加电压的变化特性, 可以有效地判断两个盲孔的绝缘层是否有缺陷, 并得出绝缘层合格的TSV 的总绝缘电阻, 该方法有利于利用现有的生产线探针台实现快速、 连续的在线测试, 提升基于TSV 的 3D SIP 的加工效率并降低其成本. 1TSV 盲孔在线测试原理1 .1T SV 盲孔漏电流形成原理TSV 盲孔

16、中二氧化硅绝缘层不可能绝对不导电, 当其加上直流电压时, 往往会有漏电流产生.由于晶圆上T SV 排布密集, 孔节距(Pit ch)不断缩小 , 漏电问题的重要性日益增加.质量合格的 T SV 漏电流是极小的, 故也用绝缘电阻参数来表示其绝缘性能;若漏电流太大 , 则说明TSV 绝缘层存在缺陷, 甚至已经击穿, 此时如果进入下一步工艺, 则最终产品在使用时器件容易出现发热损坏或者击穿.因此 , 漏电流和绝缘层完整性越来越引起芯片制造厂商的重视. 对TSV 相邻两盲孔施加额定直流工作电压将观察到充电电流, 其变化开始很大, 随着时间而下降, 到某一终值时达到较稳定状态, 这一终值电流称为漏电流

17、.表征漏电流大小的公式为 I = KCU , (1) 式中:I 为漏电流, 单位:mA ;K 为漏电流常数(在 20 5 时, K =0 .03);U 为工作电压, 单位: 463(总第 96 期)TSV 绝缘层完整性在线测试方法研究(缪等)V ;C 为标称电容, 单位:F .图 1 为TSV 盲孔截面示意图, 施加电压时两孔间会形成漏电流. 1 .2 低频漏电流测试步骤与仪器为了保证系统的最优化和错误率最小, 测试要按照一定的步骤进行 .首先配置测试系统 , 如图 2 所示, 通过探针台将待测芯片和半导体参数分析仪连接起来 .然后设置半导体参数分析仪面板进行 I-V 特性测试, 编辑信号参数

18、.可选地, 通过探针台和仪器控制计算机中的交互式控制软件, 设置并驱动探针台与测试仪器, 对圆片上的各对 TSV 盲孔进行自动化的重复逐片测量.测试前通过控制总线对加在 TSV 上的电压信号进行扫描设置, 为测试漏电流, 可将电压设为从 0 15 V , 并测量对应的电流图 1 TS V 盲孔截面图 Fig.1 Cross-s ectional view of blin d TSVs信号 .最后对 I-V 测试所得数据进行分析, 得到 TSV绝缘体的电学特性. 盲孔对的 I-V 特性曲线, 并分析其所表现的 TSV图 2 TSV 盲孔测试探针台和仪器配置 Fig.2 Probe s tat i

19、on and t est instruments o f bl ind TSVs2TSV 盲孔低频漏电流测试实验2 .1有限元仿真与测试机理2 .1 .1 绝缘层完好情况建模仿真 利用 Q 3D 软件建立TSV 盲孔绝缘层完整性测试仿真模型结构如图 3(a), 两个 pad 上表面分别定义为 source 和 sink , 如图 3(b).此时, 假设绝缘层完好无损. 直流激励施加不同大小电压(分别取 1 V , 5 V , 7 V , 10 V 和 15 V )进行有限元仿真 , 得到电流与电压分布结果大体相近, 仅峰值大小不同.图 4 是电压值为 7 V 时的情况. 图 3 Q 3D 仿真

20、结构图 Fig.3 DC tes t st ructur es modeled in Ansoft Q3D extr actor 464测 试 技 术 学 报2012 年第 6 期仿真结果显示, 直流激励分别为 1 V , 5 V , 7 V , 10 V , 15 V 时得到电流密度峰值(单位 :A/ m2)分别为 4 .3436E10 +5 , 2 .1718E10 +6 , 3 .0405E10 +6 , 4 .3436E10 +6 、 6 .5154E10 +6 .漏电流大小与激励 电压值呈线性上升.而从电压分布图可清晰看出电压下降的梯度. 图 4 Source 上添加直流激励为 7

21、V 时的仿真结果 Fig.4 Th e m easurement and simulation results while DC excitation is 7 V仿真得到电容值为 0 .043 3 pF , 代入式(1)计算得到 , 电压为 7 V 和 10 V 时的漏电流分别为 9 .093 pA 和 12 .99 pA . 2 .1 .2 绝缘层有缺陷情况建模仿真 由于目前绝缘层一般采用 PECVD(等离子增强化学气相淀积)方法, 淀积在 Si 片上刻蚀出来的深宽 比在 21 以上形成的深孔中, 故由于台阶覆盖性不好, 在 T SV 侧壁处以及底部与侧壁交界处容易产生 缺陷, 因此针对有

22、缺陷情况进行了建模仿真 .分别在 TSV 侧壁靠近底部位置、 TSV 底部与侧壁交界位置设置绝缘层缺损, 两种缺陷模型如图 5(a), 5(b)所示. 图 5 有缺陷模型示意图 Fig.5 Diagram of the model with d efect图 6 绝缘层有缺陷情况仿真电压分布结果 Fig.6 Th e color maps of th e mod el of defective TSVs 465(总第 96 期)TSV 绝缘层完整性在线测试方法研究(缪等)直流激励为 7 V 时, 电压分布仿真结果如图 6(a), 6(b)所示 . 与绝缘层完好情况相比, 存在缺陷时, 缺陷处电

23、流大幅迅速上升, 如图 7 所示, 电流线分布在 TSV 靠近底部位置相鄙图 4 更加密集 .若考虑到载流子分布, 此时 I-V 特性曲线往往将呈现典型的半导体击穿特性. 2 .2低频 I-V 特性测试本实验所用仪器为惠普 4 156B 半导体精密参数分析仪, 分析仪具有电压/ 电流的源/ 测量功能, 多个源/ 测量单元, 高精度电压/ 电流测试分辨率(如:电压 0 .2 V , 电流 1 fA). TSV 盲孔测试样品版图及实物局部照片如图 8 所示 .测试通孔为圆孔, 每列孔径分别为 100 m , 90 m , 80 m , 75 m , 70 m , 60 m , 55 m , 50

24、m , 40 m , 35 m , 30 m , 20 m , T SV深度均为 100 m , 侧壁绝缘层厚 2 m .大 pad为 200 m 200 m , 间距 335 .5 m ;小 pad 为 100 m 100 m ,间距 250 m , pad 高度在测试时约为 30 m . 选择样品孔径从50 m 100 m 的 T SV 进行测量(原因是 孔径 40 m 以下 T SV 上方为小pad , 探针基本无法可靠触及), 深度为 100 m , 间距 335 .5 m .正负两极分别加在样品表面金属pad1 和 pad2 上 .测试过程中 , 通过不断加大电压值, 观察电流的变化

25、, 得出两 TSV 盲孔之间漏电流值.其中电压变化范围设为 1 V 15 V , 为了保护测试设备, 测试时将电流值限定在0 .5 mA 之内. 图 7绝缘层有缺陷情况仿真电流分布结果 Fig.7 Th e s imulation r esult of th e current between defective TSVs图 8 TSV 盲孔样品版图及实物照片 Fig .8 The layou t and optical views of blind TSV s amples2 .3实验数据处理与结果分析测试所得数据结果绘制曲线如图 9 所示, 可以看到正常情况漏电流由几皮安到几百皮安, 与仿

26、真结果大致相当, 绝缘性能基本符合要求 .但对于孔径较小(70m 或以下时)的 T SV 而言, 容易出现在激励电压大于 7V 时漏电流便陡增的现象, 其增幅约达到几十纳安甚至更高, 变化趋势与半导体击穿类似, 基本可以判断此种 TSV 绝缘层存在缺损, 导致两孔间形成击穿 .基于所测试得到的这些特性曲线 , 即可以方便的分辨出 TSV 绝缘层的完整性是否受损 .该方法虽不能直接揭示是哪个 TSV 的绝缘层出现了缺损, 但通过对某个芯片或者转接板(interposer)的 T SV 阵列的测试结果进行统计, 可以判断出绝缘层完整性不符合要求的 TSV 的比例, 当该比例达到一定阈值时, 即可判

27、定该芯片或转接板失效.通过对整个晶圆进行测量与统计, 则可以判断该晶圆是否值得继续进行后续加工. 466测 试技术 学 报2012 年第 6 期对本试验而言, 孔径较小(70 m 或以下时)的 TSV 之所以容易出现击穿和绝缘层失效, 是因为这些孔的深宽比大, PECVD 淀积的 SiO2 绝缘层层的台阶覆盖性更差.事实上, 通过对该工艺进行相应改进, 后来成功地避免了小孔径 TSV 孔绝缘层完整性差的问题. 将图 9 中漏电流稳步增大与漏电流过大且极不稳定的情况分类, 各自作图, 得到图10 .由图 10(a)看出 , 漏电流随电压上升而呈类似线性的上升, 基本与仿真结果一致.此外孔径增大时

28、漏电流也随之相应增大, 这也与漏电流变化公式(1)相匹配 , 孔径越大侧壁面积越大, 标称电容越大, 根据公式 I =KCU 可得漏电流也就越大 .而由图 10(b)可 图 9 漏电流测试 I-V 特性曲线(孔径 50 m 100 m) Fig.9 I-V characteristic curves fr om leak age curr en t t es t(via diameters are b etween 50 m and 100 m) 图 10 漏电流测试 I-V 特性分类曲线 Fig.10 Classificat ion of I-V ch aracteristic curves

29、 fro m l eak age curren t test以得到, 电压由 7V 增大到 10 V 时, 电流值波动剧烈, 峰值可达几百 pA 以上, 继续增大电压时, 值有逐渐稳定的趋势, 说明此时 TSV 绝缘层存在缺陷, 而 且已经基本击穿. 另外, 绝缘层完整性也可以通过绝缘层总电阻来表述. 孔径为 100 m 的 TSV 漏电流如图 11 , 电压在 7 V 10 V 之间时, 漏电流由 9 .3 pA 上升至 38 .9 pA , 且基本呈现线性关系 .可以计算得到该绝缘层总电阻值为 100 G .这与仿真结果大致吻合. 有研究结果表明 7 , 合格的 TSV 盲孔间施加 10

30、V 电压时 , 漏电流应小于 10 nA .这表示绝缘层的总绝缘电阻值应 电流该达到G 或以上量级时 , 才能保证其具有良好的直流完整性.而上述实验结果达到 100 G , 与此相符合. 据此可得, 在获得 I-V 特性曲线后, 若采用模板法进行筛选, 则当孔径与之接近的 TSV 盲孔的低频 I-V 特性曲线图 11 漏电流测试 I-V 特性曲线(孔径为 100 m) Fig.11 I-V characteristic curve fr om leak age curr en t t est (vi a-diam eter is 100 m) 与此趋势相同且大小波动不超出一定范围(用斜率等于特

31、定绝缘电阻值上下限的 I-V 特性曲线表示)时 , 绝缘层总电阻值大小符合要求, 可判断其质量合格. 467(总第 96 期)TSV 绝缘层完整性在线测试方法研究(缪等)3结论本文提出对 TSV 盲孔的绝缘完整性进行在线测试的方案.具体是在衬底减薄之前 , 通过探针与TSV 盲孔顶部连接点接触进行电性能测试, 得到两盲孔间漏电流具体值的数据结果, 绘制成曲线.若所得 I-V 特性曲线在电压值为 7 V 10 V 时呈现线性上升, 且漏电流大小在几十皮安, 则可初步判断TSV 质量较优, 绝缘电阻符合要求, 可以进入下一步工艺流程.除了实测验证外, 作者对相应的测试机理进行了有限元仿真, 仿真结

32、果初步证明了对其测试机理的分析以及该测试方法的合理性.下一步还将对TSV 间距、绝缘层厚度、内部孔洞、其侧壁起伏等因素与 I-V 等电性能的关联性开展研究, 力图通过对双盲孔或多盲孔的电测量得到工艺质量方面的更多信息. 从SIP 生产流程组织的角度来看, 在制作完 TSV 后执行在线测试, 判断其漏电/ 击穿特性, 可以尽早发现工艺质量较差的晶圆, 避免其进入后续工艺, 造成相应的成本损失 .而基于这种 TSV 盲孔的在线监控和测试方法, 可以轻松地用生产型探针台和自动化的测试仪/ 数据采集仪构成 TSV 漏电测量系统. 与常规的减薄后检测或者制作欧姆接触进行检测方法只能实现抽查, 与之相比,

33、 本论文提出的方法属于连续在线测试, 装卡样品方便(难度与标准晶圆的装卡基本相当), 并可以实现自动化测试, 其测试速度仅受限于自动化测试探针台的逐片连续测量时的重复定位速度, 从而可以大幅降低生产成本, 提高产成效率;而且与其他分析手段相结合后, 还有助于判断绝缘层缺陷位置及成因, 服务于相关工艺开发与优化. 参考文献:Lau J H .Reliability o f RoHS Compliant 2D & 3D IC Interconnects M .M cG raw-Hill , N Y , 2011. K atti G , M ercha A , Stucchi M .Temperat

34、ure dependent electrical characteristics of T hrough-Si-Via (T SV)interconnections C .I IT C , 2010 :1-3. Jean-Philippe Colo nna , Perceval Coudrain , Gennie Garnier .Electrical and M orphological A ssessment of Via Middle and Backside P rocess Technology fo r 3D Integration C .ECT C , 2012 IEEE 62nd:796-802. Kim N , Wu D , Kim D .Interposer Desig n Optimizatio n for High Frequency Signal T ransmission in Passive and Active In- terposer using T hrough Sil