技术规范标准-总线技术与总线标准教材(ppt 56页)

第四章 总线技术与总线标准4.1 总线技术 （掌握） 总线技术概述 总线仲裁 总线操作与时序4.2 总线标准 （理解） 片内 AMBA总线 PCI系统总线 异步串行通信总线简单简单并行并行总线总线结构结构 现现代代并并行行总总线线结结构构 总线的表示方法8位数据线（ DB）上图的粗箭头表示是下图实际线路的简略表示44.1 总线技术总线技术 总线是计算机系统中的 信息传输通道 ，由系统中 各个部件所共享 。 总线的特点在于 公用性， 总线由多条通信线路（线缆）组成 计算机系统通常包含 不同种类的总线 ，在不同层次上为计算机组件之间提供通信通路 采用总线的原因 : 非总线结构的 N个设备的互联线组数为 N*(N-1)/2 非总线结构的 M发 N收设备间的互联线组数为 M*N 采 用总线的优势 减少部件间连线的数量 扩展性好，便于构建系统 便于产品更新换代5总线要素 线路介质种类： 有线（电缆、光缆）、无线（电磁波）特性 原始数据传输率 带宽 对噪声的敏感性： 内部或外部干扰 对失真的敏感性： 信号和传输介质之间的互相作用引起 对衰减的敏感性： 信号通过传输介质时的功率损耗 总线协议总线信号： 有效电平、传输方向 /速率 /格式等电气性能机械性能总线时序： 规定通信双方的联络方式总线仲裁： 规定解决总线冲突的方式如接口尺寸、形状等其它： 如差错控制等6总线协议组件总线分类7按 所处位置(数据传送范围)片内总线芯片总线 （片间总线、元件级总线）系统内总线 （插板级总线）系统外总线 （通信总线）非通用总线（与具体芯片有关）通用标准总线地址总线控制总线按 总线功能 数据总线并行总线串行总线按 数据格式 按 时序关系(握手方式 )同步异步半同步同步异步8 外部总线、(系统 )外总线如并口、串口 系统总线、(系统 )内总线如 ISA、 PCI 片 (间 )总线三总线形式 片内总线单总线形式计算机系统的四层总线结构运算器寄存器控制器CPU存储芯片I/O芯片主板 扩展接口板扩展接口板计算机系统其 他 计算机系 统其 他仪 器系 统片间总线 : 微机系统三总线地 5V读写控制 读写控制 读写控制CSH奇地址存储体8284时钟发生器RESETREADYCBD7 D0D15 D8DBCSL偶地址存储体CSI/O接口ABA0A1 A19BHESTB OE8282锁存器CPUMN/MXINTARD CLK WRREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R TOE 8286收发器AD15AD010微机系统中的内总线（插板级总线）11微机系统中的外总线（通信总线）12总线的组织形式 组织形式：单总线、双总线，多级总线 单总线 特征：存储器和 I/O分时使用 同一总线 优点：结构简单，成本低廉，易于扩充 缺点：带宽有限，传输率不高（可能造成物理长度过长）13双总线 特征：存储总线 +I/O总线 优点：提高了 总线带宽和数据传输速率 ，克服单总线共享的限制，以及存储 /IO访问速度不一致而对总线的要求也不同的矛盾 缺点： CPU繁忙14多级总线 特征：高速外设和低速外设分开使用不同的总线 优点：高效，进一步提高系统的传输带宽和数据传输速率 缺点：复杂多级总线结构北桥南桥前端总线 Front Side Bus存储总线高速 IO总线低速 IO总线总线隔离与驱动 不操作时把功能部件与总线隔离 同一时刻只能有一个部件发送数据到总线上 提供驱动能力 数据发送方必须提供足够的电流以驱动多个部件 提供锁存能力 具有信息缓存和信息分离能力16总线电路中常用器件 三态总线驱动器 驱动、隔离 单向、双向17A0B 08286OE TA1A2A3A5A4A6A7B 1B 2B 3B 5B 4B 6B 7三态：高电平、低电平、高阻锁存器 信息缓存（有时也具有驱动能力） 信息分离（地址与数据分离）18STBDI0DI1直通直通 保持保持 高阻高阻DO0DO1DO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0OE总线的性能指标 总线时钟频率：总线上的时钟信号频率 总线宽度 (位宽 )：数据线、地址线宽度 总线速率：总线每秒所能传输数据的最大次数。 总线速率 =总线时钟频率 /总线周期数 总线周期数：总线传送一次数据所需的时钟周期数 有些几个周期才能传输 1个数据 总线带宽：总线每秒传输的字节数 同步方式 总线负载能力1920总线带宽 总线带宽 (bus band width) 表示单位时间内总线能传送的最大数据量（ bps/Bps） 用 “总线速率 总线位宽 /8=时钟频率 总线位宽/(8总线周期数 )”表示 总线位宽： 数据信号线的数目，同一时刻传输的数据位数例 CPU的前端总线 (FSB)频率为 400MHz或 800MHz，总线周期数为 1/4(即 1个时钟周期传送 4次数据 )，位宽为 64bit 则 FSB的带宽为 40064/(81/4)=1.28GB/s 或 80064/(81/4)=2.56GB/s PCI总线的频率为 33.3MHz，位宽为 32位或 64位，总线周期数为 1 则 PCI总线的带宽为： 33.332/8=133MB/s 或 33.364/8=266MB/s21224.1.2 总线仲裁 总线仲裁 (arbitration)也称为总线判决，根据连接到总线上的各功能模块所承担任务的轻重缓急，预先或动态地赋予它们不同的使用总线的优先级， 当有多个模块同时请求使用总线时 ，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权 其目的是合理地控制和管理系统中 多个主设备的总线请求 ，以避免总线冲突 分布式 (对等式 )仲裁 控制逻辑分散在连接于总线上的各个部件或设备中 协议复杂且昂贵，效率高 集中式 (主从式 )仲裁 采用专门的控制器或仲裁器 总线控制器或仲裁器可以是独立的模块或集成在 CPU中 协议简单而有效，但总体系统性能较低特点：各主控模块共用请求信号线和忙信号线，其优先级 别由其在链式允许信号线上的位置决定；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目较多时，总线请求响应的速度较慢；菊花链（串行）总线仲裁菊花链（串行）总线仲裁主控模块 1主控 模块 2主控模块 N允许 BG请求 BR忙 BB总线仲裁器 特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；缺点：扩充性较差；并行仲裁并行仲裁主模块 1 主模块 2 主模块 N允许 BG请求 BR忙 BB总线仲裁器 25串并行二维仲裁从下一设备主模块 1 主模块 2 主模块 3允许 BG请求 BR 忙 BB总线仲裁器主模块 4到下一设备综合了串行和并行两种仲裁方式的优点和缺点 (模块 1和3为第一组，模块 2和 4为第二组 )：第一组和第二组的优先级由总裁器内部的设定的优先级决定 , 每组内部由位置决定优先级（模块 1比模块 3高，模块 2比模块 4高）分布式总线仲裁方式 总线上各个设备都有总线仲裁模块 当任何一个设备申请总线，置 “ 总线忙 ” 状态，以阻止其他设备同时请求26IN OUT主设备 1IN OUT主设备 2IN OUT主设备 3IN OUT主设备 4IN OUT主设备 5总线请求总线忙+5V仲裁线总线274.1.3 总线操作与时序 总线操作 ：计算机系统中，通过总线进行信息交换的过程称为总线操作 总线周期 ：总线设备完成一次完整信息交换的时间 读 /写存储器周期 读 /写 IO口周期 DMA周期 中断周期 多主控制器 系统，总线操作周期一般分为 四个阶段 总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段 单个主控制器系统，则只需要寻址和传数两个阶段总线主控制器的作用 总线系统的资源分配与管理 提供总线定时信号脉冲 负责总线使用权的仲裁 不同总线协议的转换和不同总线间数据传输的缓冲2829总线时序 总线时序 是指总线事件的协调方式，以实现可靠的寻址和数据传送 总线时序类型 同步 ：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系 异步 ：依靠传送双方互相制约的握手 (handshake)信号来实现定时控制 半同步 ：具有同步总线的高速度和