微处理器--2015转换件转换.ppt

无符号数：无符号数： ASCII ASCII码码码码、BCDBCD码码码码等等 有符号数有符号数 原原码码码码 反反码码码码 补码补码补码补码整数整数 注意：计计算机中采用补码补码 进进行运算 ！ (-93-59)补 补 = (-93)补 补+(-59)补补 = (10100011)+(11000101) = (01101000) = (+104)补 补 求 -93-59=？ 数的定点和浮点表示数的定点和浮点表示 符号位数值值位（尾数S） 隐隐含小数点位置 （a）定点整数 符号位数值值位（尾数S） 隐隐含小数点位置 （b）定点小数 （1）定点数 例：(+1)10 例：(-0.25)10 00 0 0 0 0 0 110 1 0 0 0 0 0 表示： 4.32E-2 表示 4.32 10 -2 =0.0432 0.432E-1 表示 0.432 10 -1 =0.0432 格式：a = m be 其中，b称为为基数 m称为为尾数 e称为为指数 或阶码阶码 （2）浮点数 William Kahan教授 小数编码编码 表示 归一化处理：指数形式 例：-11101.1011=-1.1101101124 符号尾数阶码 -0.00001011= 符号尾数指数 IEEE754标标准 -1. 0112-5 float格式 (32bit位宽） IEEE754标标准 SE(阶码阶码 ) 8bitM(尾数) 23bit 31 3023 220 double格式 (64bit位宽） -1.1101101124 阶码阶码 以移码码表 示 32位：E+127 64位：E+1023 float格式 (32bit位宽） SE(阶码阶码 ) 8bitM(尾数) 23bit 313023 220 -1.1101101124 阶码阶码 以移码码表 示 4+127=131 1 10000011 110110110000000000000000 IEEE754标标准 BCD码码：将十进进制数的每一位以二进进制数编码编码 方式表示。 u压缩压缩 BCD码码:每位BCD码码用4位二进进制表示。 u非压缩压缩 BCD码码:每位BCD码码用8位二进进制表示 。 BCD码码：将十进进制数的每一 位以二进进制数编码编码 方式表示 。 u压缩压缩 BCD码码:每位BCD码码 用4位二进进制表示。 u非压缩压缩 BCD码码:每位BCD码码用8位二进进制表 示。 十进进制BCD码码 00000 10001 20010 30011 40100 50101 60110 70111 81000 91001 100001 0000 110001 0001 120001 0010 130001 0011 140001 0100 150001 0101 使用七位二进进制编码编码 来表示一个符号，通常把它称为为 ASCII码码。 在计计算机中，对对符号用二进进制编码编码 的形式表示，即每 一个字符被赋赋予一个惟一固定的二进进制编码编码 ，为为了统统一 ，人们们制定了编码标编码标 准。目前，一般都是采用美国标标准 信息交换码换码 。 由于用七位码码来表示一个符号，故该编码该编码 方案中共有 128个符号（27=128），编编号从 (0000000)2到 (1111111)2 。 ASCII码 0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O a b c d e f g h i j k l m n o 输入设备运算器 存 储 器 输出设备控制器 数据 控制输输入 控制输输出 控制运算 指令 外设设主机 CPU 控制读读写 数据 输输出数据 CPU 微处理器 存储器 I/O 接口 I/O 设备 (外设) I/O总线总线 数据总线总线 地址总线总线 控制总线总线 微型计计算机组组成框图图(硬件部分) 主要主要组组组组成部分成部分结结结结构及功能构及功能 CPU 微处理器 集成度越来越高 主频越来越高 字长越来越大 总线越来越宽 处理的指令越来越多 梦 想 8086 80286 80386 80486 8086CPU 16位数据线线 20位地址线线 2.9万，6MHZ （1978-1982） Pentium CPU 80286CPU 16位数据线线 24位地址线线 13.4万，20MHZ （1982-1985） 80386CPU 32位数据线线 32位地址线线 27.5万，66MHZ （1985-1989） 80486CPU 32位数据线线 32位地址线线 120万 100多MHZ （1989-1993） Pentium CPU 64位数据线线 64位地址线线 300多万，3GHZ （1993- ） LOGO 第03讲 8086 CPU 8086 8086内部结结构1 8086工作过过程2 8086寄存器组组3 本讲讲教学内容 8086外部引脚4 v 处处理器：16位 v 主频频：5 / 8 / 10MHZ v 引脚：40条，双列直插式，5V电电源 v 集成晶体管数目：2.9万 v 最大寻寻址内存：1MB v 多处处理器：浮点运算器8087、I/O处处理器8089 80868086基本性能指标基本性能指标 8086 暂存寄存器 通通 用用 寄寄 存存 器器 AHALAXAX BHBLBXBX CHCLCXCX DHDLDXDX SP BP DI SI ALU 控制 系统 1 2 3 4 总线 控制 逻辑 ALU 数据总线(16位) (8位) 总线 指令 指针 段寄 存器 指令队列 执执行单单元 总线总线 接口单单元 地址总线 20位 数据总线 16位 8086 总线 标志寄存器 5 6 CS DS SS ES IP 内部寄存器 暂存寄存器 通通 用用 寄寄 存存 器器 AHAHALALAXAX BHBHBLBLBXBX CHCHCLCLCXCX DHDHDLDLDXDX SPSP BPBP DIDI SISI ALU 控制 系统 1 1 2 2 3 3 4 4 CSCS DSDS SSSS ESES IPIP 内部通信寄存器内部通信寄存器 总线 控制 逻辑 ALU 数据总线(16位) (8位) Q总线 指令 指针 段寄 存器 指令队列 执行单元 总线接口单元 地址总线 20位 数据总线 位 8088 总线 标志寄存器 组成： 算术逻辑单 元ALU 标志寄存器PSW 寄存器组 EU控制器 （1）指令执执行部件EU(Execution Unit) 需要数据，BIU对存储器或I/O接口进行读/写操作 功能： 从BIU的指令队列中取出指令代码 经指令译码器译码后执行指令功能 （2）总线总线 接口部件BIU (Bus Interface Unit) 暂存寄存器 ALU 控制 系统 1 2 3 4 总线 控制 逻辑 ALU 数据总线(16位) (8位) 总线 指令 指针 段寄 存器 指令队列 执行单元 总线接口单元 地址总线 20位 数据总线 16位 8086 总线 标志寄存器 5 6 CS DS SS ES IP 内部寄存器 组成： 4个段寄存器 指令指针寄存器IP 地址加法器 指令队列 总线控制逻辑 BIU负责 CPU与存储器、I/O端口 传送数据。 l从内存取指令送到指令队列； l在CPU执行指令时，配合EU从 指定的内存单元或I/O端口读取数 据，再将指令传送给EU，由EU 执行； l把EU的执行结果传送到指定的 内存单元或I/O端口。 算术术、逻辑逻辑 运算 寄存器用途寄存器用途 寻寻 址 读读写数据到周边设备边设备 寄存器 快 可由D触发发器组组成 容量小 给给出名称对对其操作 存储储器 慢 磁介质质或半导导体构成 容量大 给给出地址对对其操作 寄存器与存储器区别寄存器与存储器区别 8个通用寄存器 4个段寄存器 1个指令指针针寄存器 1个标标志寄存器 80868086寄存器组寄存器组 8 8个通用寄存器个通用寄存器 AX累加器 BX基地址寄存器 CX计计数寄存器 DX数据寄存器 通用寄存器中的 4 个数据寄存器可以分 成8个8位寄存器使用： AXAH，AL BXBH，BL CXCH，CL DXDH，DL SI源变变址寄存器 DI目的变变址寄存器 BP基址指针针寄存器 SP堆栈栈指针针寄存器 PSW（program status word），即程序状 态态寄存器。算术逻辑术逻辑 运算在标标志寄存器中 建立相应应的标标志，标标志寄存器是16位，其 中6位为为状态标态标 志，3位为为控制标标志。 11109876420 OF DF IF TF SF ZFAFPFCF 1616位标志寄存器位标志寄存器 CF（carry flag）：进进位标标志，本次运算最高位有进进 位或者借位时时，CF=1 OF（overflow flag）：溢出标标志，本次运算过过程中 产产生溢出时时，OF=1 SF（sign flag）：符号标标志，本次运算最高位为为1时时 ，SF=1。即反映运算结结果是正还还是负负。 ZF（zero flag）：零标标志，本次运算结结果为为0时时， ZF=1 状态标态标 志位包括6位： PF（Parity flag）：奇偶校验标验标 志，本次运算结结 果中低8位有偶数个1时时，PF=1 AF（Auxiliary Carry flag）：辅辅助进进位标标志，本 次运算结结果，低4位向高4位有进进位或者借位时时， AF=1。AF一般用在BCD码码运算中，判断是否需要 十进进制数调调整。 XY补 补 = X补补 + Y补补 (-93-59)补 补 = (-93)补 补+(-59)补补 = (10100011)+(11000101) = (01101000) = (+104)补 补 求 -93-59=？ 溢出与溢出判断溢出与溢出判断 （1 1）符号比）符号比较较较较法法 （2 2）双符号位法）双符号位法 （3 3）双）双进进进进位法位法 加减运算后，符号位的进进位 输输入Cin(最高数值值位向符号 位进进位)与进进位输输出Cout(符号 位向进进位位C的进进位)若不同 ，则则表示溢出。 Cou t f D1D0 C D6D7 Cin 两个同符号数相加，结结果符 号与加数符号不同； 两个异符号数相减，结结果符 号与被减数符号不同； 则则表示溢出。 采用两个符号位(正数由0扩扩 展为为00，负负数由1扩扩展为为 11)，若运算结结果的两个符 号位不同，则则表示溢出。 例 将5394H与-777FH两数相加，并说说明其标标志位状态态： 0101 0011 1001 0100 1000 1000 1000 0001 1101 1100 0001 0101 + 结结果为为：-23EBH 标标志位：CF, PF, AF, ZF, SF, OF 000010 l DF(direction flag)：方向标标志。控制地址指针针DI和SI的变变化 方向，减小为为1。 l IF(interrupt flag)：中断标标志。控制可屏蔽中断请请求。 l TF(trap flag)：单单步标标志。用于调试时调试时 的单单步方式操作。当 TF位为为1时时，每条指令执执行完后产产生一次内部中断，使用户户 能逐条跟踪程序进进行调试调试 。 控制标标志位 20根地址线线，可寻寻址： 1M（220）字节节的存储储空间间； 内部寄存器为为16位。 FFFFFH 10010H 00000H * * * * * * * * * * * * * * * * 00010H 0FFFFH * * * * * * * * 10000H 00020H * * * * * * * * * * * * * * * * 10010H 00000H 00010H 10000H 00020H 每段不超过过64K 段起始地址必须须能被16整除 段与段之间间可以连续连续 ，也可以分开或重叠 注意：只有形式为为xxxx0H 的地址才能作段（基）地址，该该起 始地址存入16位寄存器时时，将0省略即可。 4 4个个1616位段寄存器位段寄存器 CS 代码码段寄存器 DS 数据段寄存器 SS 堆栈栈段寄存器 ES 附加（数据）段寄存器 段寄存器的作用：程序的不同部分放入相应应段。 取指令时时，段地址只能是CS； 堆栈栈操作时时，段地址只能是SS； 读读取数据时时，默认认的段寄存器为为DS， 但也可以指定使用ES段寄存器。 物理地址： 存储单储单 元在1M空间间内的实际实际 地址。 逻辑逻辑 地址： 段(基)地址：偏移地址 00000H FFFFFH 物理地址 = 段地址左移4位 + 偏移地址 205AH：3B06H 逻辑逻辑 地址：编编程时时使用的地址,由段基址和段内 偏移地址组组成，两者都是16位。 即 段地址:偏移地址 物理地址：存储储器的绝对绝对 地址，从00000HFFFFFH 是CPU访问访问 存储储器的实际寻实际寻 址地址，20位。 物理地址 = 段地址左移4位 + 偏移地址 例例 已知已知逻辑逻辑逻辑逻辑 地址，求物理地址地址，求物理地址. . 如 205AH：3B06H 2 0 5 A 0 H + 3 B 0 6 H 2 4 0 A 6 H 若CS=A000H，求当前代码码段在存储储器 中的物理地址范围围是什么？若数据段位 于52000H到61FFFH的64K范围围内，问问 DS=? A0000HAFFFFH 5200H 段基址0000 偏移地址 物理地址 存储储器物理地址计计算 代码码段 数据段 堆栈栈段 IP CS SI,DI,BX DS SP SS 存储单储单 元寻寻址示意 图图 地址加法器 1MB存储储空间间可分为为若干个逻辑逻辑 段，逻辑逻辑 段中 可以有多个代码码段、数据段、堆栈栈段和附加段。 说说明： 但在任意给给定的时时刻，只能有一个代码码段、数 据段、堆栈栈段和附加段，称为为现现行代码码段、现现 行数据段、现现行堆栈栈段和现现行附加段。 工作过程演示 1616位指令指针寄存器位指令指针寄存器 IP指令指针针寄存器 用来存放将要执执行的下一条指令在现现行代码码段 中的偏移地址。 每取出一条指令IP自动动增量，即指向了下一条指 令，即IP总总是指向将要执执行的指令。 CPU如何工作？ 暂存寄存器 通通 用用 寄寄 存存 器器 AHALAXAX BHBLBXBX CHCLCXCX DHDLDXDX SP BP DI SI ALU 控制 系统 1 2 3 4 总线 控制 逻辑 ALU 数据总线(16位) (8位) 总线 指令 指针 段寄 存器 指令队列 执执行单单元 总线总线 接口单单元 地址总线 20位 数据总线 16位 8086 总线 标志寄存器 5 6 CS DS SS ES IP 内部寄存器 (1).执执行读读操作。 (2).EU从队队列中取指令，译码译码 分析，向各个部件发发 控制命令，执执行指令。 (3).当队队列已满满，EU未向BIU申请读请读 /写存储储器或 I/O操作，BIU则处则处 于空闲闲状态态；如队队列未满满可继继 续续取指填满满。 (4).在指令执执行过过程中，如需对对M或I/O端口进进行存 取操作。EU要求BIU完成相应应的总线总线 周期。 (5).如遇到JMP或CALL，则队则队 列内容，按新地址取 址。 (6).ALU完成相应应算术逻辑术逻辑 运算。 工作过过程 取指令2 取操作数1 存结结果1取指令3 取操作数2 取指令4 执执行1执执行1 执执行2 忙碌忙碌忙碌忙碌忙碌忙碌 工作过程演示 BIU EU BUS 执执行2 学习习外部特性,首先了解其引脚信号，关注 以下几个方面： u 引脚的功能 u 信号的流向 u 有效电电平 u 引脚复用 80868086基本性能指标基本性能指标 16位微处处理器 时钟频时钟频 率为为5MHz10MHz 40条引脚双列直插式封装 16根数据线线和20根地址线线 与浮点运算器、I/O处处理器组组成多处处理器 寻寻址的地址空间间达1MB 80868086引脚及功能引脚及功能 8086CPU采用双列直插式的封装形式，具有 40根引脚。部分引脚采用分时时复用方式，即部 分引脚具有双重功能，在不同时钟时钟 周期内，引 脚的作用不同。 按照工作模式的不同确定引脚的功能。 8086CPU可工作在最小模式和最大模式。 主 存 I/O I/O 设备 CPU 245 373 DB AB CB 8288 系 统 总 线 MN/MX 主 存 I/O I/O 设备CPU 245 373 DB AB CB 系 统 总 线 MN/MX VCC 8086 2 39 1 40 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 31 11 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21 CLK INTR NMIINTA(QS1) AD14 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 AD12 13AD AD15 GND GND ） VCC（+5V A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX HOLD(RQ/GT0) HLDA(RQ/GT1) RD WR M/IO(S2) DT/R(S1) DEN(S0) ALE(QS0) TEST READY RESET 1 GND（地）和Vcc（电电源）接+5V电电源； 2 AD15-AD0(Address/Data)地址/数据复用引脚，双向，三 态态； 3 A19/S6-A16/S3 (Address/Status)地址/状态态复用引脚，输输出 ，三态态。 4 BHE/S7（Bus High Enable/Status）高8位数据线线允许许/ 状态态复用引脚，输输出，三态态。 5 ALE （Address Latch Enable）地址锁锁存允许许信号，输输出 ，高电电平有效，用于向地址锁锁存器8282提供地址锁锁存信 号； 连连接74LS373锁锁存器 （6）NMI （Non Maskable Interrupt Request）不可屏 蔽中断请请求引脚，输输入； （7）INTR （Interrupt Request）可屏蔽中断请请求引脚 ，输输入，高电电平有效； （8）INTA （Interrupt Acknowledge）中断响应应信号，输输 出，三态态，低电电平有效； 中断控制响应应 （9）RD（Read）读读信号，输输出，低电电平有效，三态态； （10）WR（Write）写信号，输输出，低电电平有效， 三态态； （11）M/IO（Memory/Input and Output）存储储器或I/O端 口控制信号，三态态，输输出，为为高访问访问 存储储器，为为低 访问访问 I/O端口； 读读写控制 （12）CLK （Clock）时钟输时钟输 入引脚； （13）RESET （Reset）复位引脚，输输入，强迫从物 理地址为为FFFF0H开始执执行； （14）READY （Ready）准备备好引脚，输输入，高电电平； 连连接8284时钟发时钟发 生器 （15）HOLD （Hold Request）总线总线 保持请请求信号，输输 入，高电电平； （16）HLDA （Hold Acknowledge）总线请总线请 求响应应信 号，输输出，高电电平； 控制DMA方式 （17）DEN （Data Enable）数据允许许信号，输输出，三 态态，低电电平； （18）DT/R （Data Transmit/Receive）数据收发发控制 信号，输输出，三态态。 连连接数据总线总线 收发发器74LS245 （19）TEST （Test）测试测试 信号，输输入，低电电平； （20）MN/MX （Minimum/maximum）最大最小模式 引脚。 锁存器74LS373 作用：保持待访问访问 的内存或I/O接口上的地址信息。 74LS373 3D 4D 5D 6D 7D 8D 2D 1D 3Q 4Q 5Q 6Q 7Q 8Q 2Q 1Q 引脚图图 高阻HX Q0LL HHLH LLLH 输输出 Q 输输入 D 输输出允 许许OE 选选通 G 74LS373真值值表 GOE VCC 8086 CPU 74LS 373 G RAMI/O BHE/S7 A16A19 ALE AD0AD15 MN/MX AB 地址 地址/数据 最 小 模 式 系 统统 缓冲器74LS245 引脚图图 G DIR A3 A4 A5 A2 A1 B3 B4 B5 B2 B1 74LS245 A6 A7 A8 B6 B7 B8 高阻H A到BL B到AL 选选通G 74LS245真值值表 H L DIR传输传输 方向 高电电平从CPU输输出，低 电电平CPU接收数据 VCC 8086 CPU 74LS 373 G RAMI/O BHE/S7 A16A19 ALE AD0AD15 MN/MX AB 地址 地址/数据 最 小 模 式 系 统统 DT/R G DEN DT/R 74LS 245 VCC 8086 CPU 74LS 373 G RAMI/O BHE/S7 A16A19 ALE AD0AD15 MN/MX AB 地址 地址/数据 最 小 模 式 系 统统 DT/R G DEN DT/