电工与电子技术触发器.ppt

电工与电子技术A (2) 2012-2013学年第1学期 第第2121章章 触发器和时序逻辑电路触发器和时序逻辑电路 授课老师：蒙自明（物理与光电工程学院 ） Email: Code:cheliang10 电工与电子技术A (2) 2012-2013学年第1学期 回顾 逻辑符号逻辑符号 ： & A B Y C Y=A B C逻辑表达式逻辑表达式 ： 逻辑符号逻辑符号 ：A B Y C 1 Y=A+B+C逻辑表达式逻辑表达式 ： 逻辑符号逻辑符号 1 AY 逻辑表达式：Y=A 电工与电子技术A (2) 2012-2013学年第1学期 逻辑函数逻辑函数 表示方法表示方法 逻辑表达式逻辑表达式 逻辑状态表逻辑状态表 （状态表、真值表）（状态表、真值表） 逻辑图（逻辑符号构成的电路图）逻辑图（逻辑符号构成的电路图） 逻辑运算的基本法则逻辑运算的基本法则 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 8421BCD8421BCD码编码表码编码表 0 0 0 0 0 0 输输 出出 输输 入入 Y Y1 1 Y Y2 2 Y Y0 0 0 0 ( (I I 0 0 ) ) 1 1 ( (I I 1 1 ) ) 2 2 ( (I I 2 2 ) ) 3 3 ( (I I 3 3 ) ) 4 4 ( (I I 4 4 ) ) 5 5 ( (I I 5 5 ) ) 6 6 ( (I I 6 6 ) ) 7 7 ( (I I 7 7 ) ) 8 8 ( (I I 8 8 ) ) 9 9 ( (I I 9 9 ) ) Y Y3 3 0 0 0 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 000 00 1 11 74LS139139译码器功能表功能表 输 入 输 出 SA0A1 Y0 11 000 001 100 110 1 1 1 0 Y1Y2Y3 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 电工与电子技术A (2) 2012-2013学年第1学期 21.121.1 双稳态触发器双稳态触发器 21.221.2 寄存器寄存器 21.321.3 计数器计数器 电工与电子技术A (2) 2012-2013学年第1学期 21.121.1 双稳态触发器双稳态触发器 21.221.2 寄存器寄存器 21.321.3 计数器计数器 电工与电子技术A (2) 2012-2013学年第1学期 触发器 触发器(flip-flop )由门电路构成，是构成时序逻辑电 路的基本单元。它是一种具有记忆功能，能储存1位二 进制信息的逻辑电路。 触发器的特点： 我们把输入信号作用前的触发器状态称为现在状 态(“现态”)，用Qn和Qn表示(或用Q和Q表示)；把在输 入信号作用后触发器的状态称为下一状态(“次态”)， 用Qn+1和Qn+1表示。 具有两个稳定的状态，用来表示电路的两个逻辑状态； 在输入信号作用下，可以被置成“0”态或“1”状态； 当输入信号撤消后，所置成的状态能够保持不变。 一、电路结构和逻辑符号 1 基本RS触发器 由两个与非门的输入端、输 出端交叉连接构成。(反馈) 信号输入端，低电平有效。 互补输出端： Q=0、Q=1的状态称“0”态， Q=1、Q=0的状态称“1”态。 RD SD Qn+1 10 01 0 10 RD=0、SD=1时：不论触发器原来处于什么状态次态都将变成 “0”态，这种情况称将触发器置“0”或复位。RD端称为触发 器的置“0”端或复位端(低电平有效)。 二、工作原理 1 基本RS触发器 01 10 RD SD Qn+1 0 10 1 01 1 基本RS触发器 RD=1、SD=0时：不论触发器原来处于什么状态次态都将变成 “1”态，这种情况称将触发器置“1”或置位。SD端称为触发 器的置“1”端或置位端(低电平有效)。 11 10 RD=1、SD=1时：触发器保持原有状态不变，即原来的状态被 触发器存储起来，这体现了触发器具有记忆能力。 RD SD Qn+1 0 10 1 01 1 1保持 10 1 基本RS触发器 00 11RD SD Qn+1 0 10 1 01 1 1保持 0 0不定 ？ 1 基本RS触发器 RD=0、SD=0时：Qn+1=Qn+1=1，不符合触发器的互补输出关系。 并且当RD、SD同时由0变为1时，由于两与非门的延迟时间不等 ，使触发器的次态不确定。这种情况是不允许的。 规定RS触发器要遵循 RD+SD=1的约束条件。 1.状态转移真值表 1 基本RS触发器 三、基本RS触发器的功能描述 将触发器的次态Qn+1与现态Qn，以及输入信号之间的逻辑关 系用表格的形式表示出来，称为状态转移真值表，简称状态表或 真值表。 基 本 RS 触 发 器 状 态 真 值 表 RD SDQnQn+1功能 0 00不允许许 0 01 0 100Qn+10 置“0” 0 110 1 001Qn+11 置“1” 1 011 1 100Qn+1Qn 保持 1 111 RD SDQn+1 0 0不定 0 10 1 01 1 1Qn 简化真值表 记忆！ 次态Qn+1的卡诺图 1 基本RS触发器 2.特征方程 描述触发器逻辑功能的函数表达式称为特征方程，又 称状态方程或次态方程。 描述触发器的状态转换关系及转换条件的图形称为 状态转移图，简称状态图。 0 1 1 基本RS触发器 3.状态转移图（状态图） RD=1 SD=1 RD=0,SD=1 RD=1,SD=0 圆圈表状态箭头表转 移方向 标注表转 移条件 RD=1 SD=1 RD SD Q Q 置1置0置1置1置1保持不允许 1 基本RS触发器 工作波形图又称为时序图，是描述触发器的输出状 态随时间和输入信号变化的规律的图形。 4.波形图 RDSD 2 可控（同步（钟控） ）RS触发器 一、电路结构和逻辑符号 所谓同步触发器就是要求只有在同步信号到达时，触发 器的状态才能发生变化。而这个同步信号叫做时钟信号（时 钟脉冲），用CP表示。 二、工作原理 电平触发方式( 上升沿触发) CP0时，RD=SD=1， 触发器保持原来状态不变。 CP1时，RD=R，SD=S 工作情况与基本RS触发器相同 。 三、功能描述 1.特征方程（CP1时） R SQn+1 0 0Qn 0 11 1 00 1 1不定 2.状态真值表（CP1时） 2 可控（同步（钟控） ）RS触发器 SDRD 不 变 不 变 不 变 不 变 不 变 不 变 置 1 置 0 置 1 置 0 不 变 3.状态转移图（CP=1） 4.波形图（设初态为0 ） 01 R=0 S=0 R=0 S=0 R=1,S=0 R=0,S=1 2 可控（同步（钟控） ）RS触发器 四、同步RS触发器存在的问题空翻现象 在一个时钟脉冲周期（CP=1）中，触发器发生多次 翻转的现象叫做空翻。 由于在CP=1期间，G3、G4门为“开门”，都能接收R、 S信号。所以，如果在CP=1期间R、S发生多次变化，则触发 器的状态也可能发生多次翻转。 为避免计数混乱，要 求每来一个CP脉冲，触发 器只发生一次翻转。 2 可控（同步（钟控） ）RS触发器 电工与电子技术A (2) 2012-2013学年第1学期 边沿触发方式的触发器有两种类型：一种是维持阻 塞式触发器，它是利用直流反馈来维持翻转后的新状态， 阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触 发器，它是利用触发器内部逻辑门之间延迟时间的不同， 使触发器只在约定时钟跳变时才接收输入信号。 3 边沿触发器 同时具备以下条件的触发器称为边沿触发器： 触发器仅在CP某一约定跳变沿到来时，才接收输入信号； 在CP=0或CP=1期间，输入信号的变化不会引起触发器输 出状态变化。 优点：不仅克服了空翻现象，而且大大提高了抗干扰能力。 3 边沿触发器 一、维持阻塞式D触发器 RD、SD为直接置“0”、置“1”端， 低电平有效。其操作不受CP控制，因 此也称异步置“0”、置“1”端。 1.电路结构和逻辑符号 3 边沿触发器 2.工作原理 0 1 1 D D 1 D D D触发器的特征方程为： 即D触发器的输出状态仅在CP的上升沿发生变化，且由CP 上升沿到达前瞬间输入信号D的值决定。 3 边沿触发器 3. 维持、阻塞线的作用 线：置“1”维持线； 线：置“0”阻塞线。 线：置“0”维持线； 线：置“1”阻塞线。 1 0 1 1 1 0 1 1 1 0 置“1” 有效防止了“空翻”，且抗干扰能力强。 3 边沿触发器 4. 功能描述 DQn+1 00 11 状态真值表 01 D=0D=1 D=0 D=1 状态转移表 波形图 Q CP D 12 3 45 1）触发器的触发翻转仅发生在CP的上升沿。 2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 设初态Q=0 21.1.2 21.1.2 主从主从JKJK触发器触发器 1.1.电路结构电路结构 从触发器 主触发器 反反 馈馈 线线 CP CP 1 互补时 钟控制 主、从 触发器 不能同 时翻转 RS C 从触发器 Q QQ SDRD C 主触发器 JK 2. 2. 工作原理工作原理 主触发器打开打开 主触发器状态状态 由由J J、K K决定，接决定，接 收信号并暂存。收信号并暂存。 从触发器封锁从触发器封锁 从触发器从触发器状态保状态保 持不变。持不变。 0 1 CPCP CP 0 1 1 RS C 从触发器 Q QQ SDRD C 主触发器 JK 1 0 状态保持不变状态保持不变 从触发器的状态从触发器的状态 取决于主触发器，取决于主触发器， 并保持主、从状态并保持主、从状态 一致，因此称之为一致，因此称之为 主从触发器。主从触发器。 从触发器从触发器打开打开 主触发器封锁 0 C0 1 CP 0 1 0 1 RS 从触发器Q QQ SDRD JK CP 主触发器 0 1 0 CP高电平时触发 器接收信号并暂存 ( 即主触发器状态由 J 、K决定，从触发器 状态保持不变）。 要求CP高电平期间J 、K的状态保持不变。 CP下降沿( )触发器 翻转(主、从触发器状 态一致)。 CP低电平时, 主 触发器封锁, J、K 不起作用 1 RS 从触发器Q QQ SDRD JK CP 主触发器 0 1 CP 3. 3. JKJK触发器的逻辑功能触发器的逻辑功能 Qn 1 0 0 1 1 1 0 0 Qn 0 1 J J K K Q Qn n Q Q n+1 n+1 0 00 0 0 1 0 1 1 01 0 1 11 1 JKJK触发器状态表触发器状态表 0 1 0 1 0 1 0 1 CP高电平时，主 触发器状态由J、K 决定，从触发器状 态不变。 CP下降沿( )触 发器翻转(主、从触 发器状态一致）。 0 0 0 1 0 0 1 0 1 1 Q Q n+1n+1 Q Qn n S S R R J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JKJK触发器状态表触发器状态表 ( (保持功能保持功能) ) ( (置置“ “0”0”功能功能) ) ( (置置“ “1”1”功能功能) ) (计数功能计数功能) C C下降沿触发翻转下降沿触发翻转 S SD D 、 R R D D 为直接置为直接置 1 1、置、置 0 0 端，不受时钟控制，端，不受时钟控制， 低电平有效，低电平有效，触发器工作时SD 、 RD应接高电平 。 逻辑符号逻辑符号 CP Q JK SDRD Q S 1J C1 1K R 例：JK 触发器工作波形 CP J K Q 下降沿触发翻转 3. 3. 将将 D D 触发器转换为触发器转换为 T T 触发器触发器 触发器仅具有计数功能触发器仅具有计数功能 即要求来一个即要求来一个CPCP， 触发器就翻转一次。触发器就翻转一次。 CP Q D=QD D触发器状态表触发器状态表 D Qn+1 0 1 0 1 CP QQ D 21.1.4 21.1.4 触发器逻辑功能的转换触发器逻辑功能的转换 21.3 21.3 计数器计数器 计数器是数字电路和计算机中广泛应用的一种逻计数器是数字电路和计算机中广泛应用的一种逻 辑部件，可累计输入脉冲的个数，可用于定时、分辑部件，可累计输入脉冲的个数，可用于定时、分 频、时序控制等。频、时序控制等。 分类分类 加法计数器加法计数器 减法计数器减法计数器 可逆计数器可逆计数器 ( (按计数功能按计数功能 ) ) 异步计数器异步计数器 同步计数器同步计数器 ( (按计数脉冲引入方式按计数脉冲引入方式) ) 二二进制计数器进制计数器 十十进制计数器进制计数器 N N 进制计数器进制计数器 ( (按计数制按计数制) ) 电工与电子技术A (2) 2012-2013学年第1学期 21.3.1 21.3.1 二进制计数器二进制计数器 按二进制的规律累计脉冲个数，它也是构成其按二进制的规律累计脉冲个数，它也是构成其 它进制计数器的基础。要构成它进制计数器的基础。要构成 n n位二进制计数器位二进制计数器 ，需用，需用 n n个具有计数功能的触发器。个具有计数功能的触发器。 1. 1. 异步二进制加法计数器异步二进制加法计数器 异步计数器：计数脉冲异步计数器：计数脉冲C C不是同时加到各位触发器不是同时加到各位触发器。 最低位触发器由计数脉冲触发翻转，其他各位触发最低位触发器由计数脉冲触发翻转，其他各位触发 器有时需由相邻低位触发器输出的进位脉冲来触发器有时需由相邻低位触发器输出的进位脉冲来触发 ，因此各位触发器状态变换的时间先后不