注册电气工程师专业基础考试-数字电子基础2.ppt

逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取 决于现时的输入 除与现时输入有 关外还与原状态 有关 3.4 集成组合逻辑电路 1 构成： 1由各类逻辑门组成，电路中不含存储元件 。 2输入和输出之间没有反馈通路。 3.4.1组合逻辑电路输入输出的特点 特点：电路在任意时刻的输出仅仅取决于该 时刻的输入，而与电路以前的状态无关。 2 分析步骤： 1）由给定的逻辑图写出逻辑关系表达式。 2）用逻辑代数或卡诺图对逻辑代数进行化简 。 3）列出输入输出状态表并得出结论。 电路 结构 输入输出之间 的逻辑关系 3.4.2组合逻辑电路的分析、设计方法及步骤 1组合逻辑电路的分析 3 【例】分析下列电路的功能。 第一步，写逻辑表达式，并化简。 4 第二步，列写真值表。 输输入输输出输输入输输出 A BS CA BS C 0 00 01 01 0 0 11 01 10 1 第三步，分析真值表 电路可实现两个1位二进制相加，称半加器。 5 & 2 & 3 & 4 A M B 1 F =1 0 1 被封锁 1 1 例：分析下图的逻辑功能。 6 & 2 & 3 & 4 A M B 1 F =0 1 0 被封锁 1 分析结果：选通电路 7 任务 要求 最简单的 逻辑电路 1）根据实际问题的逻辑含义，列出真值表。 2）由真值表写出逻辑表达式。 3）对逻辑表达式进行化简。 4）根据最简逻辑表达式画出逻辑电路图。 设计步骤： 2组合逻辑电路的设计方法及步 骤 8 例：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按 。结果用指示灯表示，多数同意时指示灯亮 ，否则不亮。 1）首先指明逻辑符号取“0”、“1”的含义。三个 按键A、B、C按下时为“1”，不按时为“0”。输 出是F，多数赞成时是“1”，否则是“0”。 2）根据题意列出逻辑状态真值表。 9 逻辑真值表 3）由真值表写出逻辑表达式： 10 4）用卡诺图化简逻辑表达式： A BC 00011110 0 1 AB AC BC 11 5）根据逻辑表达式画出逻辑图。 & 1& & A B B C F 12 & & & & A B C F 若用与非门实现 13 3.4.3 编码器、译码器、显示器、多路选择器 及多路分配器的原理和应用 1） 编码器 所谓编码就是赋予选定的一系列二进制代 码以固定的含义。 n个二进制代码（n位输出 ）有2n种不同的 组合，可以表示2n个信号（ 2n位输入） 。 二进制编码器 将一系列信号状态编制成二进制代码。 14 例：用与非门组成三位二进制编码器 设八个输入端为I1I8，八种状态，与之对 应的输出设为F1、F2、F3，共三位二进制数 。 设计编码器的过程与设计一般的组合逻辑 电路相同，首先要列出状态表，然后写出逻 辑表达式并进行化简，最后画出逻辑图。 15 真值表 16 I1 I2 I3 I4 I5 I6 I7 I8 & & & F3F2F1 8-3编码器逻辑图 17 2）译码器 译码是编码的逆过程，即将某二进制翻 译成电路的某种状态。 二进制译码器 将n种输入的组合译成2n种电路状态。 也叫n-2n线译码器。 译码器的输入 ： 一组二进制代码 译码器的输出 ： 一组高低电平信号 18 & & & & A1 A0 2-4线译码器74LS139的内部线路 输入 控制端 输出 19 74LS139的功能表 “”表示低电平有效。 20 3）显示译码器 二-十进 制编码 显示译 码器 显示 器件 在数字系统中，常常需要将运算结果用 人们习惯的十进制显示出来，这就要用到 显示译码器。 21 共阴极显 示器 共阳极显示 器 段 组 合 七段显示器件 22 显示器件显示原理： a b c d f g 输入 输出 显示 A3 A2 A1 A0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 1 2 e 23 显示译码器电路： 24 4） 数据选择器 从一组数据中选择一路信号进行传输的电 路，称为数据选择器。 A0A1 D3 D2 D1 D0 W 控制信号 输入信号 输出信号 数据选择 器类似一 个多投开 关。选择 哪一路信 号由相应 的一组控 制信号控 制。 25 四选一数据选择器，当G0时，输出 Y=Di，i由地址线BA四种状态确定。当G1 时，所有的与门都被封锁，Y总为0。 26 功能表 控制端 27 5）数据分配器 将一路输入数据分配到多路输出端的电路称为 数据分配器。由地址（编码）控制端来确定选择哪 路输出信号。 28 （1） 加法器 3.4.4加法器、数码比较器、存储器、可编 程逻辑阵列的原理和应用 1）逢二进一。 2）最低位是两个数最低位的叠加，不需考虑进位。 3）其余各位都是三个数相加，包括加数、被、加数和 低位来的进位。 4）任何位相加都产生两个结果：本位和、向高位的进 位。 29 半加器：半加运算不考虑从低位来的进位 A-加数；B-被加数；S-本位和； C-进位。 真值表 30 真值表 31 =1 & A B S C 逻辑图 半加器 A BC S 逻辑符号 32 全加器： an-加数；bn-被加数；cn-1-低位的进 位；sn-本位和；cn-进位。 逻辑状态表见下页 33 34 半加和： 所以： 35 an bn cn-1 sn cn 全加器 逻辑图 逻辑符号 36 应用举例：用一片SN74LS183构成两位串行 进位全加器。 bncn-1 sncn 全加器 anbncn-1 sncn 全加器 an A2A1 B2 B1 D2D1C 串行进位 37 （2）数码比较器 比较器的分类： 1）仅比较两个数是否相等。 2）除比较两个数是否相等外，还要比较 两个数的大小。 第一类的逻辑功能较简单，下面重 点介绍第二类比较器。 38 1）一位数值比较器 功能表 39 40 & & 1 A B AB A=B AB ABABA=B 逻辑图逻辑符号 41 （3）半导体存储器 分为只读存储器（ROM）和随机存储器（RAM） 1）半导体存储器的特点 ROM的特点：只能读出，不能写入；掉电后信息 不丢失。 RAM的特点：可读可写；掉电后信息丢失。 2）半导体存储器的结构 （略）