《软件无线电调研》doc版.docx

软件定义的无线电（Software Defined Radio，SDR）是一种无线电广播通信技术，它基于软件定义的无线通信协议而非通过硬连线实现。频带、空中接口协议和功能可通过软件下载和更新来升级，而不用完全更换硬件。主要应用：通信类，如5G通信原型机的搭建及现场试验，基站通信试部署，毫米波回传网络，大规模MIMO数字和模拟信号处理系统等高性能无线通信科研领域。军用航空航天及对抗防卫类，如高带宽军用通信原型系统、先进的雷达信号处理、电子对抗和详细的频谱情报分析。科研类，如嵌入式高性能计算和蜂窝通信的研究。国外平台：WARPWARP v3 is the latest generation of WARP hardware, integrating a high performance FPGA, two flexible RF interfaces and multiple peripherals to facilitate rapid prototyping of custom wireless designs.Hardware FeaturesThe hardware features of WARP v3 are listed below. For full details please see theWARP v3 User Guide.Xilinx Virtex-6 LX240T FPGA2 programmable RF interfaces, each with:2.4/5GHz transceiver (40MHz RF bandwidth)12-bit 170MSps DACs, 12-bit 100MSps ADCsDual-band PA (20dBm Tx power)Shared clocking for MIMO applicationsFMC HPC expansion slot2 gigabit Ethernet interfacesDDR3 SO-DIMM slotFPGA config via JTAG, SD card or flashUser I/O:USB-UART12 LEDs2 seven-segment displays4 push buttons4-bit DIP switch16-bit 2.5v I/O headerUSRP架构采用AD9364+FPGA主要特点高度集成，射频范围从70 MHz6 GHz支持最大实时带宽56MHz,61.44MS/s的基准采样率支持高速的USB 3.0连接10 MHz参考或PPS同步触发5.0cm x 8.4cm尺寸开源的UHD支持多种框架用户可编写的Spartan 6 XC6SLX75 FPGAGPIO通用接口和JTAG调试能力需要UHD3.9.0或者更新的驱动版本支持支持GNU Radio开源软件框架BEECUBEBEE3源自于最初的伯克利仿真引擎（BEE），是基于计算机系统的第三代商用FPGA。该系统由微软研究所、UC伯克利以及BEEcube公司联合开发，其设计基于前几代的系统，以及著名计算机设计师和图灵奖获得者Chuck Thacker（BEE3的主要设计者）40多年的设计经验。 利用先进的Xilinx 65nm FPGA系列，每个2U机架安装BEE3模块包括四个大的Virtex 5 LXT/SXT/FXT FPGA芯片，以及高达64GB的DDR2 ECC DRAM和八个用于模块间通信的10GigE接口。另外，多达4个PCI Express x8的连接允许每个BEE3模块和计算机主服务器之间进行每秒高达16GB、全双工的数据通信。每个BEE3模块消耗小于400瓦的功率，就可以提供每秒四百万兆的整数操作，或者在64个RISC处理器核进行速率为100MHz的同时仿真。 BEE3系统已在世界众多领先大学和领先的商业公司得以应用。大学如伯克利加利福尼亚大学、斯坦福大学、麻省理工学院、伦敦帝国理工学院、巴塞罗那超级计算机中心、东京大学、加拿大女王大学。公司包括有微软公司和Sun微系统公司。先进的Xilinx Virtex-5 FPGA：四个LX155T/SX95T FPGA高于400MHz的时钟速率5M门容量2560 DSP slice可扩展集群解决方案可从单个模块扩展到1024个模块每个机架有1620个模块每个机架消耗的功率小于5千瓦每个机架超过1TB的DRAM灵活的系统综合利用USB、以太网和PCI Express的多个主计算机接口利用USB或以太网的远端系统管理支持Windows和Linux计算机系统对于客户的业务，与MATLAB和本土C API直接合成每个FPGA提供：双通道DDR2-400/533/667 RDIMMs，每个通道两个DIMM每个DIMM的最大容量为4GB，每个FPGA的最大总容量为16GB两个10GBase-CX4以太网接口单个PCI-Express x8端点时隙40对直接LVDS高速连接到外部的GHz模拟转换器设备，如ADC和DAC三态10/100/1000以太网（RJ45）IIC总线上的RTC/EEPROM利用USB的RS232串口连接到外部安全数字（SD）卡的SPI接口OctasicVocallo BTS 数字信号处理器（DSP）集成了完整的第一层（L1）基带，支持最多12 个GSM 载波，或者6 个EDGE 载波，或是其它组合。所有这些都被安装在15mm x 15mm 的球珊阵列（BGA）组件上，功耗不到1W（即每个载波80mW）。而这令人震撼的功率密度指数直接得益于Octasic 公司的异步DSP 核-Opus。由于不存在时钟树，缩小了芯片尺寸。这样就使VocalloBTS 可以为每个载波提供非常有竞争力的价格。OCT2224W ，包括 24 个可编程的高性能 Opus2 DSP 核心。这种相同的构架有助于简化应用分区，并且支持粗粒度并行化，同时它还具备高度可编程硬件加速器，不仅支持当前的蜂窝标准，而且还具备出色的灵活性以支持未来的修订标准。OCT2224W 芯片采用了一套丰富的I/O接口和一个可选的 ARM 内核。该芯片为各种规模的基站和所有空中接口提供了一个理想平台，包括面向农村地区的低功耗基站、宏基站、户外小蜂窝基站以及室内高流量的企业femtocell飞蜂窝。 Octasic 公司使用的 PHY 软件库可提供符合标准的 GSM、EDGE、WCDMA、HSPA+ 和LTE功能。例如，一个 OCT2224W 芯片可执行一个完整的多标准picocell微微蜂窝，其可在一个硬件平台上提供 LTE、WiMAX、HSPA、EDGE 或其它商用无线标准。面向无线的 OCT2224W 特性包括：24 个 Opus2 DSP内核, 能够在一个芯片上支持多达 64 个 HSPA+ 或 LTE 用户。可为 MIMO 与同步空中接口提供最多 3 个本地无线接口串行快速 IO （Serial Rapid IO）、千兆以太网、USB接口、PCIe、 NAND 和 TDM集成安全特性多个射频时钟同步选项可选的 ARM 处理器，可用于小型蜂窝基站灵活的框架支持定制的专有算法可编程平台为 Evolved EDGE、WiMAX 802.16m 和 LTE Advanced的未来演进提供方便的移植途径。SFF SDR产品亮点：属于业内体积最小的SDR平台，体积小，功能完备且独立，方便易携带；无缝的软硬件集成开发流程，具备从射频（RF）到基带的完整的处理功能；每一个处理器都配备有嵌入的、独立的功率监测系统；支持基于模型的开发工具（MATLAB/Simulink，System Generator），加速原型验证过程；具有集成的故障检修、硬件在回路、以及协同验证功能；平台上集成了GPP、DSP和FPGA，方便实现一个完整的、无线电系统的所有协议层；重要特征：TITMS320DM6446 DSP片上系统/C64x+ DSP核，594MHz/ARM926核，297MHz/丰富的外围设备，包括串口，USB，EMAC，DDR2 EMIF，以及视频端口；Xilinx Virtex-4 SX35 FPGA芯片TIADS5500， 125-MSPS， 14-bit双通道模数转换器TIDAC5687， 500-MSPS， 16-bit双通道模数转换器带宽选择（5MHz或者20MHz）模块化组件：可以组装其它板卡RF模块的工作频带：360MHz和960MHz支持增加第二个RF模块，用于全双工模式操作，或者覆盖附加的频带以太网远程接入功能应用领域：军事军事通信手持和背负式系统车载系统公共安全公共安全无线电设备军事通信手持和背负式系统车载系统发射机应答器多标准、多频带终端车载系统商用宽带数据系统蜂窝手持移动电话无线电频率识别（RFID）Pico， femto基站认知无线电技术（Cognitive Radio）WiMAX， Wi-Fi接入点SFF SDR 开发平台提供从天线到基带处理的完整信号链。 可以用这套系统为军事、公安和商业应用创建单协议或多协议无线电手持设备。 这套系统还可用作快速原型设计和测试平台。 另外，该平台为了与 The MathWorks 的 Simulink 基于模型的设计 (MBD) 工具一起使用而进行了集成，所以可以选择使用 C/HDL 或 MATLAB Simulink 快速测试概念验证设计以及对架构进行成本和功耗优化。与市场上其他 SDR 开发产品不同，SDR 开发平台是软硬件共同开发环境，可为多协议 SDR 设备提供全套构件，包括 RF 前端模块、模数及数模数据转换模块和数字处理模块。 通过将基带、IF 和 RF 分割成分立模块而非采用单一混合架构。基带模块具有一个 XilinxVirtex-4 SX35FPGA和一个 TI TMS320DM6446 芯片。 TI 芯片包含一个 TMS320CC64x+ DSP 内核和一个 ARM9 通用处理器内核。 SDR 开发平台具有一个独特的功耗测量 API。 此 API 可测量 FPGA、DSP 和 ARM 的加载并报告实时功耗数据。 其他还有Pluto sdr limesdr picozed sdr国内平台威瑞视 YunSDR系列： 基于SoC的嵌入式SDR平台。YunSDR是一系列专为无线通信系统科研和教学实验而开发的一款高性价比的便携式软件无线电平台。实现了频谱范围70MHz6GHz，模拟带宽200KHz56MHz的宽频段软件无线电系统，可以支持PC模式的软件无线电架构，也可以脱离PC，实现嵌入式的软件无线电架构。射频通道：4 路发射功率：15dbm单路 20MHz信道支持频段： 70MHz6GHz信号带宽： 200KHz40MHz发射频率误差: 1ppm发射EVM: 3%，典型值:5dBm 20MHz bandwidth零中频模式，中频通路：4路高速ADC：12bit, 双通道，61.44MSPS时钟稳定度： 1ppm高速DAC：12bit，双通道，61.44MSPS数据处理单元： XILINX Kintex7 FPGA 7K325TDDR3 SDRAM：1GB数据接口：PCI Express1.0板卡技术指标：主机技术指标：Intel酷睿四代桌面版i7四核处理器内存：8GB DDR3机箱：1U上架式服务器机箱固态存储器：250GB无线通信协议栈802.11a/b/g完整PHY和MAC层实现参考设计（C+实现）Windows 7/64位系统支持802.11n MIMO2x2部分PHY和MAC层实现参考设计（C+实现）太速科技基于FMC接口的Kintex-7 XC7K325T PCIeX8 3U PXIe接口卡FMC上接高速AD DA子卡支持windows linux驱动64bit DDR3 容量2Gbyte支持1路PCIE X8 支持PCI Express V1.1 V2.0标准前锋科技采集子卡（FMC）+数据处理模块的架构QF67660 FMC 1Gsps采集子卡，符合VITA57.1 HPC标准。4通道ADC支持内、外时钟参考，支持内、外触发模式。量化位数 16bit采样率 1Gsps模拟输入阻抗 单端50耦合方式 交流耦合SNR 68dBFS170MHz, 1Gsps和-1dBFSSFDR 85dBFS170MHz, 1Gsps和-1dBFS最大输入信号功率 5dBm通道间延时 65ps同步误差 20nsQF67630 PCIe四通道数据处理模块基于Kintex 7FPGA平台下16bit量化位采集处理产品，支持内、外时钟、板载锁相环，可产生（30250）Msps任意采样率。总结：软件无线电可以很好地避免硬件实现的缺点。除了最基本的、不得不用硬件实现的单元如天线、放大器、混频器、AD/DA等之外，其余的用软件的方式实现：采用FPGA /CPU等，开发者可以通过修改软件来改变无线电的功能，而无需修改电路。开发中可以快速迭代，开发周期短。目前科研中使用较多的SDR平台有USRP、WARP等等。不同的平台的开发难度、技能要求、适用场景不一样。USRP一般的用法是在电脑上用GNURadio（写C+和python）控制无线电硬件。如果不修改USRP的FPGA，那它的FPGA基本只把IQ sample传给电脑，剩下所有的操作都在电脑上实现。好处是简单，开发容易，缺点是慢，delay长throughput低。WARP可以选择采