Allegro入门总结.docx

参考资料：于博士cadence视频教程，入门的主要资源。1Cadence高速电路板设计与仿真周润景2使用的软件为：cadence16.3，学习目录跟2的目录一致。一、cadence原理图设计平台这里使用的cadence原理图设计平台是DesignEntryCIS，在使用上比较方便简单，跟protel相似，主要是跟于博士的教程没有什么出入，按照视频教程基本上看两遍就可以学会了。对于工具的使用自己摸索摸索多数功能也能实现。没有太多容易遗忘的地方。原理设计流程：1、建立元件库，这里仅仅使用一些基本的方法建立元件；在CaptureDesignCIS，file-new-Library,可以新建一个元件库用来存储自己的元件符号。选择xxx.olb文件，右键newpart就可以添加自己的元件；在原理图工作环境中把自己建立的库选入列表中就可以跟使用自带的元件库一样。此外常用的库有：Discrete.olb、MicroController.olb、Conector.olb、Gate.olb；添加方法是“PlacePart”对话框中的Library中点击添加；（只有两个按钮，一个删除，一个添加）。在原理图制作中，需要注意栅格选定，如果放置时引脚没有选定，绘出的元件在原理图中很难连线。绘制元件图用到的操作一般在Option里面，其他放置引脚，元件框，都在右边的工具栏中；2、放置元件，连接成原理图，主要是网络和层次电路图的使用；File-new-project命令建立新的原理图，选择sch即可。至于其他的操作方法比较符合人的思维习惯，把于博士的视频教程看一遍估计就可以记住了。3、封装填写，可以批量填写，这个功能很有用；批量填写，具体操作时把元件都选中后，右键EditPropertion，在footprint选项中，想使用excel一样，填写即可；4、DRC检查和元件的标号标注；在进行这些操作时需要选中DSN文件，另外在于博士的教程中详细讲解了Edit-browse命令的用法，很是受用；5、导出网络列表；跟上面一样需要选择dsn文件。二、cadence封装的制作由于cadence封装对制版关系重大，且不容易检查，这里不做简要介绍。于博士的视频教程跟实际使用基本没有出入，按照教程做几个封装基本就会掌握。封装的制作工具是paddesigner和allegroPCBdesignGXL16.3，这个版本跟于博士教程中师范的版本有较大的出入。在使用时往往需要添加自己封装库，添加方法是：Setup-UserPreferencesDailog,z在这个对话框中选择Paths-Library，在里面设置padPath和psmPath即可。选择自己建立封装的文件夹，这样在PlaceManuly里面就可以看到，需要把library选上。这里对paddesigner中的一些概念明确一下：1、PAD有三种1）RegularPad，规则焊盘（正片中），有圆形（Circle）、方形(Square)、Oblong(拉长圆形)、方形(Rectang)、Octagon(八边形)、任意形状（Shape）；2)Thermalrelief，热风焊盘（正负片都可以存在一般用作负片），形状如上，多了NULL，于博士的教程中队贴片的焊盘都不设置热风焊盘；3)AntiPad抗电边距（负片中使用），用来防止管脚跟其他网络相连，比regularpad大0.1mm4)SOLDMASK:阻焊层，使铜箔裸露可以涂覆大0.1mm；5)PASTMASK：胶贴或钢网同样大小；6)FileMASK:预留层，一般不做设置，做着跟soldmask一般大小；在有些教程中，对thermal和anti的设置较大，比regular大20mil或小一点；有个比较偷懒的办法是从现成的brd文件中导出封装，具体就是打开brd文件，File-export-libraries，即可导出封装。网上有的说把protel的封装导入allegro中，在我的软件里没有成功，可能是没有Layout的问题。还有还有一种方法:用PADS自带的转换工具，将protel文件转换成PADS的PCB文件，再导入到allegro一种方法:用PADS自带的转换工具，将protel文件转换成PADS的PCB文件，再导入到allegro，这个方法没有试过，因为自己作封装的麻烦程度也差不多了。三、cadence电路板的制作打开PCBEditer选择allegroPCBdesignGXL16.3，file、new、即可建立，由于是看于博士的教程学习，习惯使用手动建立选择board。1、设置图纸大小，右键，UquickUtillity、可以是在图纸和栅格显示。2、建立电路板外框Add、Line，在右边的Option页中，选择ActiveClass为BoardGeometry，在ActiveSubclass中选择Outline。使用命令行即可输入，X*，标示绝对坐标，ix或iy是相对坐标；3、放置安装孔在Place、Manualy、Placement中单击AdvancedSetting页面，勾选Library。在PlacementList中选择Mechanical，使用坐标定位即可。在于博士教程中使用的是自己建立的通孔焊盘。4、设置容许摆放区域Setup、Areas、PackageKeepin，确认在Option控制面板中为PackageKeepin/All,使用坐标画出一个图形就是摆放区域；5、设置容许布线区域Setup、Areas、RouteKeepin命令，在Option中确认为RouteKeepin/All，划定布线区域。可以使用Z-Copy命令。在Cadence高速电路板设计与仿真中，还有关于禁止布线区域设置、电路机械符号设置，在这里跟于博士的教程有些不太一样，这里遵循于博士的方法。6、设置电路板的层叠结构Setup、crosssecton,电源层使用的是plan7、对电源层和底层铺通。Z-Copy，在Find里面设置Shape，其他的全部关掉，Option：ETCH/GND，选择ShapeOption。8、导入网表使用的命令是，File-Import：logic。在这里选择cis导出的网络表格，如果没有错误和警报，即可进入布局布线。出问题一般是因为封装的制作问题使得调用的封装处错误，在摆放此元件的时候会显示错无得原因。9、元件的摆放操作在Place-manuly里面，选择需要放置的元器件，然后把鼠标挪动到allegro其他地方，这个元件就会跟着鼠标走，可以同时选择多个元件，放置完一个后会在放置下一个。也可以使用Place、QuickPlace一下吧全部的元件放置到版图中，跟protel一样。可以与原理图交互放置，在allgro中点击place、manully，然后在原理图中点击这个元件，在把鼠标挪动到allgro中就会把把元件放置到这个位置。在16.3中这个功能是默认设置，如果没有这个设置，可以在CIS中点击DSN文件，在Option-Preference-Miscellaneous中选择EnabledIntertoolCommunition。这样就可以使用这个功能了。对于元件摆放中的命令一般是mirro和Rotate，进行正面摆放和旋转，对旋转角度的控制在，Option的Moreoption中设置旋转角度就可以了。还有一些其他的放置方法，但感觉着三个就够了。没有学。10、设置布线规则规则的设定主要在Setup中Constraints下设置Physical和Spacing，Spacing主要设置个中事务之间的间距，在Physical中设置线宽和过孔。这里没有学习高级的设置，感觉在绘制线路的时候进行调整线宽挺好，只是各种事物之间的间距需要认真设置。11、对飞线的隐藏Display-ShowRats和BlankRats中设置，里面的具体意义估计能够看一看就能够明白了，总共那几个命令，都试一下挺不错的。12、对电源网络的高亮显示Display-AssignColor，使用者命令之后，在Find中选择nets对其他的选项不选，然后再Option中点击一个颜色后到allgro中点击这个网络中的一个引脚，就可以把这个网络中的所有引脚设置为高亮。13、引脚的自动扇出Rout-PCBRouter,Fanoutbypick命令可以对特定的芯片进行扇出，在Find中选择Comps，然后点击某个元件就可以了。14、铺铜铺通的命令是，在Shape-绘图命令一般是矩形在Option中选择铺铜层和动态铜皮，也可以同时选择网络也可在铺完后，右键Assignnet。静态铜铺设方法雷同，一般铺完静态铜会加一个合并的命令，命令如下：Shape-MurgeShapes.然后选择需要合并的命令，这些合并的区域必须属于一个网络。15、分割电源层进行显示设置；Display-Color/Visibility,在弹出的ColorDailog中选择Stack-Up，选中其中Throughall和antiEtch的交点。在所需要分割的电源层中使用Add-Line，在Option中选择AntiEtch、all，设置LineWidth（即分割后的区域之间的距离），画出一个闭合的区域，对于多个电源需要多个闭合区域，如果不能够画出区域来，使用较粗的线吧各个电源焊盘连接起来也可以。然后使用Edit-SplitPlane命令，Create命令，在对话框中选择工作层，点击Create，按照提示一步一步的走就行了。四PCB的后处理在于博士的教程中没有那么多的步骤，仅仅是在logic-rename进行操作。设置编号的规则。编号：那个层，从哪个层开始，开始位置，方向。在referenceDesignerFormat中设置编号的规则，前缀、上层下层的标识，选择PreserveCurrentPrefix（保留原有的前缀）。回注的操作，直接在dsn文件中tool-backannotated。即可。编号之后会有DRC错误，是约束规则照成的，这里的DRC作为可以忽略。1、自动重命名元件序号，1）display/Colordisplay命令，打开ColorDialog对话框，在GlobalVisible的off按钮，对提示信息点击yes，就是把所有的显示关闭；2）在Compent、RefDes中选中Assemblytop和AssemblyBottom；Geometry、BoardGeometry中选择Outline；PackageGeometry中选择Assemblytop和AssemblyBottom；选择Stack_Up，Top选择PIn和Via，Bottom选择Pin；3）Logic、AutoRenameRefdes、Rename；在弹出的对话框中选择UseDefaultgrid和Renameallcomponent，重命名所有的组件；在more中有设置，这里使用的是默认设置；点击Rename即可；使用Edit的Text命令，可以手工重命名元件，命令使用方式跟其他命令一样；4）调整字体大小，Edit、Change命令，在Find控制栏只选择Text选项，在Option中选择RefDes/AssemblyTop，勾选Textblock（设置字体大小的地方）；点击文字即可设置大小5）使用Edit、move命令可以设置文字的位置。2、回注（BackAnnotation）File-Export-Logic命令，在弹出对话框中选择CIS，在这里设置路径，点击ExportCIS的命令，成功后有信息：startinggenfeedformat/genfeedformatcompeletedsuccessufully在CIS中打开与此电路板对应的原理图，tool、Backannotated命令可以吧刚才的标注信息导入到原理图中。注：在重新编号中发现标号全变成REFT*，不知为何。2、加入测试点于博士在教程中提到，关于测试点跟工艺流程有关系,每个公司都会有详细的规则手册，对于大批量生产的电路板，使用的时候按照章程即可；六对布线后的电路进行DRC检查：tool-Report中选择要检查的项目；1、UnconnectPin的检查，2、ShapeDynamicstate动态铜皮的检查。3、DRC检查数据库的检查：ToolUpdateDRC，这个命令进行检查。七电路板加工前的准备工作（导出gerber文件）1、建立丝印层，关闭走线线条，打开autosilk_TopManufacturer-AutoSilkscreen，点击silkScreen，即可，如果原来有丝印层，在这里会给删除，重新编写编号。2、添加文字性的说明Add-text，在Option中选择Manufacturer、Autosilk_Top。3、钻孔文件给数控机床用设置生成钻孔文件的参数，NCParameter