组成原理课程设计报告.docx_第1页
组成原理课程设计报告.docx_第2页
组成原理课程设计报告.docx_第3页
组成原理课程设计报告.docx_第4页
组成原理课程设计报告.docx_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

上海大学计算机组成原理 课程设计报告组员：谭泽宇 12120681 指导老师：沈文枫 一、 题目要求1. 设计一个储存器，并且在Maxplus上模拟实现。2. 目的：结合课程内容，熟悉储存器的设计，掌握不同类型的储存器应用。要求：每个组采用指定的内存芯片（二种）和译码器（一种）来实现二、 设计思路 本设计采用2个RAM和2个ROM，每一个分别为128*8位，加起来设计成一个512*8位的存储器。1、 输入和输出的实现： 考虑到整个存储系统是8位的，所以采用8位输入和8位输出。因为1个时间存储器只能选择输入或者输出，所以我们采用两个三态缓冲器74244。当选择输入或输出时，就关闭另一个缓冲器，这样就能确保存储器在其中一种工作状态。如图所示，当选择输入的时候，W_E设置成高电平，O_E低电平，后面的74244不工作，也就是断开与OUT的连接，这样输入的内容就经过数据总线存入存储器中。同理，选择输出的时候，WE低电平，前一个74244关闭，存储器经由后一个74244输出。2、 存储器的设计：如图所示，我们使用9位地址线来选择存储单元。后7位选择单个芯片内的存储单元。用address6.0加粗线表示7条线来连接芯片，然后用address7和address8通过2：4译码器来选择某一个芯片。on低电平信号表示使用存储器，高电平表示不使用，把总线让给其他设备。此外，因为memenab使能信号是低电平有效，所以我们译码器出来的信号要接个非门。we接在上面输入的W_E。同理，we高电平是写，所以选择前一个74244选择输入模式后，要接一个非门，outenab也是如此。RAM和ROM创建的时候也要修改属性。RAM更改如图所示：LPM_WIDTH=8表示有8位、LPM_WIDTHAD=7表示128个单元 ROM设置里inlock为unused,memenab为used，LPM_FILE文件要自己写下：DEPTH对应单元数，WIDTH对应位数，DEC代表下面的内容是十进制，BEGIN后面代表初始化的ROM内容。0到10单元是10，11到20单元是20，以此类推。总线也要用粗线，然后连接到两个缓冲器之间的线上。因为不能直接将7根线连上去，所以我们采用线命名法，这样MAXPLUS会默认同名的线物理上相邻。三、 MAXPLUS实现四、 测试数据 这是测试数据，测试的是把数据AB打入021地质，然后再从012地址把数据AB输出。一开始，WE为低电平，OE高电平，代表输入模式，当ON开启，2：4译码器开启，选择存储器，将AB打入021地址。然后我们验证是否存进去了。我们将WE置高电平，OE低电平，代表输出模式，选择021地址，然后成功将AB输出，说明存入和输出都成功了。五、 感想实践操作和理论还是有很大差距。存储器的设置
人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论