历年数字电子技术试卷分析.ppt

历年数字试题分析,电气学院00级数字试卷2003.1.13,信息学院00级数字试卷2002.7.1,04年春季学期(选择题),05年秋电院各专业,08年春信院各专业,电气学院00级数字试卷2003.1.13,、求下列逻辑函数的最简与或式(方法不限) （20分）,二、请回答下列问题 （15分） 何谓ROM和RAM? 二者主要区别是什么？ 2. 如果时钟频率为1MHz，8位逐次渐近型A/D转换器和8位双积分型A/D转换器，哪一个转换速度快?并定量说明为什么? 3. 若将15.36kHz的脉冲转换成60Hz的脉冲，计算出最少需要多少个触发器才能构成此分频器? 4. 555定时器可以用来构成多谐振荡器，欲改变其振荡频率，可以调整那些参数? 5. 某RAM有6条地址线和8条数据线(即I/O线),计算其存储容量为多少?若用此RAM扩展存储容量为1K 8位的RAM,计算最少需要多少片?,三、 1写出图示电路中Y的逻辑式； （12分） 2填写功能表； 3请用一个2-4线译码器和4个三态与非门实现功能表中的功能。 （提示：译码器译码规则可自行确定，反变量可直接作为输入变量）,四、用双四选一数据选择器74LS153设计一位全加器，按图示端子接线（A1A0端），写出设计步骤，画出电路图（可附加必要门电路）。74LS153逻辑框图和参考功能表如下所示。（10分）,五、请画出下述各触发器Q端的输出波形，设各触发器的起始状态均为“0”状态。 （10分）,六、 1说出图示电路中I、II部分的名称和功能； 2当VREF= - 8V时，简单计算并画出VO时序波形 (注：设十进制加法计数器74160初始状态Q3Q2Q2Q0=0011)。 （13分）,计算步骤：,七、用边沿JKFF设计同步时序电路，能实现下面时序图所描述逻辑功能(13分),八、 1指出此电路的名称； 2按已知条件定性画出VO波形（已知：VCC=6V）。 （7分）,返回,信息学院00级数字试卷2002.7.1,、求下列逻辑函数的最简与或式。（20分）,二、请回答下列问题 （15分）,1. 直接A/D转换器中的并联比较型和反馈比较型哪一个转换速度快? 2. 权电阻网络D/A转换器与倒T型电阻网络D/A转换器各有何特点? 3. 组合逻辑电路和时序逻辑电路各有何特点? 4.判断下列逻辑电路，正确的画对号（），错误的画叉号（ X ）,三、试用三输入端与非门和反向器设计一个1位全加器（20分）,四、用JK触发器和门电路设计一个带进位的五进制加法计数器(15分),五、试用集成同步十进制计数器74160和数据选择器设计一个逻辑电路，要求每输入七个时钟脉冲(CP)为一个循环，并且在第2和第6个脉冲到来时，输出端Z有时钟脉冲(CP)信号输出，其它时间输出信号为零。(注:可附加必要的门电路) ( 10分）,六、给定555定时器电路。 （10分） 如果输入是一个三角波，输出的是一个方波。 连接相应电路;画出输出波形。（5分）,2. 如果在“5”号端分别加高低两个电平值，输出端加发音设备后，能连续发出高低音频率。连接相应电路,七、逻辑图给出如下，图中所用元件为74LS04和74LS20（G4,G5为一片）。 （10分） 1. 请分析该电路的逻辑功能? 2. 若A、B、C输入端由于误操作全被对地短路,输出Z应是什么值? 3. 若A、B、C端全未被接入（悬空），输出Z应是什么值? 4. 若G4门的输出端被接地，则可能会出现什么情况?,返回,04年春季学期,1下列叙述正确的是（ ）5分 A、通常把存储容量和存取速度作衡量ADC和DAC性能的重要指标 B、转换精度和转换速度是RAM和ROM性能优劣的主要指标。 C、并联比较型ADC的转换速度要高于逐次渐近型ADC的速度。 2下列叙述正确的是（ ）5分 A数值比较器的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态。 B、移位寄存器的输出仅仅取决于该时刻的输入，与电路原来的状态无关。 C、卡诺图是逻辑函数唯一的表示方法。 D、ROM是组合电路。,7. 下列哪个电路输出（TTL门电路）是正确的（ ）5分,8下列哪个电路输出（CMOS门电路）是正确的（ ）5分,9用与非门设计一个全减器，其步骤是（ ）5分 A、（1）写函数式（2）卡诺图化简（3）画逻辑图 B、（1）画状态图（2）次态卡诺图（3）状态方程（4）驱动方程（5）画逻辑图 C、（1）真值表 （2）写函数式 （3）画逻辑图 D、（1）画波形 （2）写函数式 （3）校验自启动（4）画逻辑图,10设计一个全减器，设ai为被减数，bi为减数，ci-1为低位借位，di为差输出，ci为借位输出，其逻辑函数式为（ ）7分,11若触发器在CP作用下其输出波形如下图所示（初始状态为零状态），问下面四组电路哪一组电路的输出都和此波形一致（ ）8分,12试用JK触发器和门电路设计一个同步六进制加法计数器，其状态方程中Q2n+1的表达式是（ ）5分,13. 同12题，得到的驱动方程中的J0和K0是（ ）5分,14同12题，进位输出方程是（ ）5分 A、CQ2Q1 B、CQ1Q0 C、CQ2Q0 D、CQ2Q1Q0,1674160是十进制加法计数器,下图电路是几进制计数器（ ）5分 A、六进制 B、七进制 C、八进制 D、九进制,1574160是十进制加法计数器,下图电路是几进制计数器（ ）5分 A、五进制 B、六进制 C、七进制 D、八进制,18.如17题电路图所示,VCC5V,VI4V,输出Vo波形的频率为（ ）5分,17判断下列各部分电路各实现了什么功能（ ）5分 A、L1单稳态触发器 L2施密特触发器 L3多谐振荡器 B、L1多谐振荡器 L2单稳态触发器 L3施密特触发器 C、L1施密特触发器 L2单稳态触发器 L3多谐振荡器 D、L1多谐振荡器 L2施密特触发器 L3单稳态触发器,555定时器内部结构图,19电路图如下所示，设初始状态为“000”状态，在CP的用下，电路输出Vo波形为? 5分,000-001-011-111-110-100-000,返回,05年秋电院各专业,有多选题,1与 逻辑关系相同的是（ ）4分,2函数,的最简与或式为（ ）4分,3函数,的最简与或式为（ ）4分,4函数,的最简与或式为（ ）4分,5函数,的最简与或式为（ ）4分,6下列说法正确的是（ ）4分 时序逻辑的输出不仅和该时刻的输入有关,还和电路原来的状态有关 数值比较器的输出不仅和该时刻的输入有关,还和电路原来的状态有关 集电极开路门的输出端需要外接电阻和电源，才可以正常工作 使能端为低电平有效的三态门，当使能端输入高电平时，输出为高阻状态 7下列TTL门电路输出为低电平的是（ ）4分,8对于TTL门电路能够实现“线与”的是（ ）4分 (A)OC门 (B)OD门 (C)普通TTL门 (D) 普通CMOS门 9下列说法不正确的是（ ）5分 (A) A/D转换通常需要经过采样、保持、量化和编码4个阶段 (B) A/D转换过程中存在着因为采样和量化引起的误差 (C) A/D转换器可以分为直接A/D转换和间接A/D转换两大类 (D) A/D转换除了存在选项B中的两种误差，就不存在其他误差了 10逻辑图如下所示,74283为4位加法器，两个4位二进制数A和B,M是控制输入端,输出结果为Y,问当M1时,电路输出端Y的逻辑是（ ）4分,11下列表达式中可以实现五选一数据选择器功能的是（ ）5分,12只在上升沿触发的触发器是（ ）5分,（A） （B） （C） （D）,13用JKFF设计七进制加法计数器，状态变量由高位到低位分别为Q2Q1Q0，对应的触发器为FF2、FF1和FF0，进位输出Y。则状态输出Q0n+1方程为（ ）5分,14同上题，JK触发器FF2的驱动方程为（ ）5分,15同上题，下列说法正确的是（ ）5分,(A)输出方程为 (B)此电路可以自启动 (C)此电路至少需要4个触发器 (D)以上说法都不正确,16电路如下图所示，当M=1时，此电路为几进制计数器（ ）5分 A 六进制 B 八进制 C 十进制 D 以上说法都不正确,17电路如下图所示，下列说明正确的是（ ）5分,VI,(A)此电路为555定时器构成的施密特触发器 (B)此电路为单稳态触发器 (C)此电路不是多谐振荡器 (D)当VI增加时，输出信号频率降低,18下列说法正确的是（ ）5分 (A) ROM是组合逻辑电路 (B) EEPROM是紫外线擦除的可编程ROM (C) 只读存储器的特点是断电后所存储内容将会丢失（挥发） (D) RAM可以分为DRAM和SRAM 19下列说法正确的是（ ）5分 (A) 555定时器构成的单稳态触发器暂稳态持续时间和触发脉冲的宽度有关 (B) 555定时器构成的施密特触发器的高低阈值是不可以改变的 (C) 555定时器构成的多谐振荡器输出频率只和外接电阻和电容有关，和其他参数无关 (D)以上说明都不正确,20. 4位倒T型D/A转换器，VREF=16 V，当输入0001时，最右边是最低位，则输出为（ ）5分 1 V (B) 0 V (C) 1V (D) 以上都不对 21. 下列说法正确的是（ ）5分 (A) 存储器容量等于字数位数 (B) 某存储器地址码为10位，16位并行数据端（I/O），其存储容量为1016位 (C) 试用10244位的RAM构成40964位的存储器，需要进行字扩展 (D) 试用10244位的RAM构成409616位的存储器，需要16片RAM,22. 下列说法正确的是（ ）4分 (A)在组合逻辑电路设计过程中，第一步要写出函数表达式 (B)数据选择器、数值比较器和计数器都是常用的组合逻辑电路 (C)组合逻辑电路中可以包含触发器 (D) 74LS138即3线8线译码器是组合逻辑电路 22. 下列说法正确的是（ ）4分 (A)电路有竞争现象，就一定会有冒险现象 (B)在逻辑电路的设计过程中，可以完全忽略竞争冒险现象的存在，即认为竞争冒险不会影响电路功能 (C)实现函数的电路不可能出现竞争冒险现象 (D)竞争冒险一般是由于信号传输延迟时间不一致引起的,返回,2008年春季学期,1*求逻辑函数,逻辑关系相同的是（ ）,2求逻辑函数,的最简与或式（ ）,3求逻辑函数,最简与或式（ ）,注:有*号标志为双选题,其余为单选；题干括号后有标注为标注分值,其余为2分,4函数,的最简与或式（ ）,5逻辑函数,的最简与或式（ ）,6逻辑函数,最少需要几个与非门可以实现此逻辑（ ）4分 (A) 2 (B) 3 (C) 4 (D) 5,的最简与或式（ ）,7逻辑函数,8逻辑函数,约束条件,的最简与或式（ ）,9*逻辑函数为,，约束条件为,的最简与或式（ ）4分,10逻辑函数,的标准与或式为（ ）,11图中门电路为74系列TTL门。要求VIVIH时,发光二极管D导通并发光,且发光二极管导通电流约为10mA,下列说法正确的是（ ）,(A)两个电路都不能正常工作 (B)两个电路都能正常工作 (C)电路（A）可以正常工作 (D)电路（B）可以正常工作 12*下列门电路输出端可以并联使用的是（ ） (A)普通TTL门电路 (B)TTL电路的OC门 (C)普通CMOS门电路 (D) CMOS电路的漏极开路门 13*下列说法正确的是（ ） (A)TTL门电路输入端接的电阻不能影响门电路工作状态 (B) TTL门电路输入端接的电阻可能影响门电路工作状态 (C) CMOS门电路输入端串接的电阻不能影响门电路工作状态 (D) CMOS门电路输入端串接的电阻可能影响门电路工作状态,14*. 电路如右图（TTL门），下列说法正确的是（ ）4分 (A) VI1输入电平对VI2电位没有影响 (B)当VI1悬空或接高电平时，VI2测量值约为1.4V (C)当VI1悬空或接高电平时，VI2测量值约为4.3V (D)当VI1接低电平VIL时，VI2测量值也为VIL 15*. 电路如下图，下列说法正确的是（ ）,(A)TTL门电路,当VI1和VI2悬空或接高电平,R=51k时,VO为高电平 (B) TTL门电路,当VI1和VI2悬空或接高电平,R=51k时,VO为低电平 (C) CMOS门电路,当VI1和VI2接高电平,R=51k时,VO为高电平 (D) CMOS门电路,当VI1接高电平VI2接低电平,R=51k,VO为高电平,16下列说法正确的是（ ） (A)组合逻辑电路输出不仅和该时刻输入有关,还与电路原来状态有关 (B)常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器 (C)组合逻辑电路可能发生竞争冒险 (D)组合逻辑电路需要用状态方程来描述其逻辑功能 17用8选1数据选择器实现函数,A2、A1、A0分别接A、B、C，下列选项正确的是( ) 4分,(B),(C),(D),18*设计一位全加器设A、B为两个加数，CI为低位的进位，问全加器的输出“和”S、“进位”CO逻辑方程是（ ）4分,(A),19*下列说法正确的是（ ） (A) 触发器按逻辑功能分RSFF、DFF、JKFF和主从触发器 (B) 同步触发器不仅有同步输入端，也可以有异步输入端 (C) 边沿触发器抗干扰能力比同步触发器强 (D) 触发器属于组合逻辑电路 20*设触发器初始状态为0状态，在时钟脉冲CP作用下，关于各触发器说法正确的是（ ）4分,(A) Q1和Q3的输出波形一样 (B) Q1和Q11对应触发器，在CP下降沿时，触发器状态更新 (C) Q1和Q2的输出波形一样 (D) Q8对应触发器是边沿触发器,21*下列说法正确的是（ ） (A) 时序逻辑电路分为同步时序电路和异步时序电路 (B) 时序逻辑电路需要用状态方程描述 (C) 一般来说时序逻辑电路仅由触发器构成 (D) 计数器是常用的组合逻辑电路之一 22*下列说法正确的是（ ） (A) 状态转换图是描述时序逻辑一种比较直观形象的方式 (B) 从真值表方程逻辑电路图的过程是时序逻辑电路设计的过程 (C) 在时序逻辑电路设计过程中，触发器的个数n与逻辑状态数量M之间的关系是2n-1M2n (D) 以上说法都不对,23. 用JK触发器设计四位同步二进制加法计数器，4个触发器编号为FF0FF3，问FF1触发器的驱动方程是（ ）,24 同上题，FF2触发器的状态方程为（ ）4分,25*. 同上题，下列说法正确的是（ ） (A) 此计数器电路结构没有规律，不容易通过增加触发器个数提高计数容量 (B) 此电路可以当作时钟脉冲CP的2、3、4分频电路使用 (C) FF3触发器状态输出Q3可以作为进位信号使用 (D) 此电路肯定可以自启动,26*. 4位二进制计数器74161的功能表如下,下列说法正确的是（ ）,(A) 通过功能表可以知道，,(B) 如果要将计数器预置到某个状态，只要让,(C) 如果要74161工作在计数状态，必须,(D) 此计数器状态，不能停留在某个状态保持不变 27下列关于矩形脉冲的产生与整形说法正确的是( ) (A) 单稳态触发器的有2个状态，并且2个状态都可以长期自行保持 (B) 555定时器构成的施密特触发器的两个阈值不能改变 (C) 施密特触发器可以构成多谐振荡器 (D) 555定时器是构成施密特触发器、单稳态触发器和多谐振荡器的唯一方式,是异步的置零端,就马上可以实现,28*电路如图所示，下列说法正确的是（ ）4分,(A) 此电路在A0和1时，进位输出分别在00和11状态时Y1 (B) Q2触发器的驱动方程为,29关于右上电路，说法正确的是（ ）4分,(A) 此电路为74161构成的11进制计数器 (B) Q3输出和原来的进位信号C都可以作为新计数器的进位输出 (C) 此电路中，数据输入端D0D3，也可以都接高电平1 (D) 此电路可能不能自启动,(C) 无论A为何值，此电路状态变化规律不变 (D) 此电路逻辑功能只能用JK触发器实现,不能用其它触发器实现,习题6.6,30*关于下面电路，说法正确的是（ ）,(A) 此电路可能不能自启动 (B) Q3输出和原来的进位信号C都可以作为新计数器的进位输出 (C) 此电路中，数据输入端D0D3，也可以都接高电平1 (D) 此电路为同步10进制加法计数器74160构成的7进制计数器,31设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按下表规定的顺序转换状态，表中1表示亮，0表示灯灭，下列说法正确的是（ ）,(A) 题目中描述逻辑属于组合逻辑 (B) 实现题目要求功能电路需要3个触发器 (C) 表中灯的状态可以作为时序逻辑电路的状态编码 (D) 此电路可能不能自启动,VI,32. 电路如下图所示，下列说明正确的是（ ） (A)此电路为555定时器构成的施密特触发器 (B)此电路为555定时器构成的单稳态触发器 (C)此电路为555定时器构成的多谐振荡器 (D)当VI增加时，输出信号频率不变,(A)此电路中0.01uF电容影响电路的逻辑