数字电子时钟的设计.doc

江 西 理 工 大 学 南 昌 校 区毕 业 设 计（论文）题 目：数字电子时钟的设计系 ：专 业：班 级：学 生：学 号：指导教师： 职称：摘 要数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220v的交流电就可以正常地使用了。关键词 ： 数字钟；振荡；计数；校正；报时abstracta digital clock is actually a standard frequency (1hz) to count count circuit. produced by the clock signal oscillator is forming second pulse separate frequency signal, second pulse signal input counter, and the total count the, to division and second digital display. seconds after counter circuit plan trigger points with 60 counter circuit, points counter circuit plan trigger after full 60 when, when the program counter circuit after 24 hours and start the next round of cycle count. generally by oscillator, points, counters, the frequency of an decoder, digital display to wait for a few parts. oscillating circuit: mainly used to produce the time standards of accuracy signal, because the clock mainly depends on the signal frequency and time standards, so stability using quartz crystal oscillator. editor: because oscillator separate frequency produce standard signal frequency is very high, if only to get the second signal, need certain series can separate frequency separate frequency. counter: there were seconds signal, can according to 60 seconds for 1 minute, 24 hours a day for 1 day into the system, set up separately , points, seconds counter, respectively is 60 disables, 60 disables, 24 disables the counters and output a points, an hour, a day of binary signals. decode display: points seconds displayed. will counter input states, input to decoder, produce drive digital display signal, presents the corresponding carry digit fonts. because the start time of counting impossible and standard time (such as beijing time), so it needs to agree on a school in the electrical circuit can add when to points and in school. in addition, timer process will have to strike the function, when time before the hour, 10 seconds began buzzer 1 second ring 1 second stop the 5 times. in order to make a digital clock use convenient, go up in the design uses a transformer and a rectifier bridge to achieve a digital clock power input, make easily plugged directly into 220v alternating currents can normally use. keywords: a digital clock; oscillation; counting; correction; chime 目 录第一章 数字电子钟的组成和工作原理511数字钟的构成512原理分析513数字点钟的基本逻辑功能框图6第二章 数字钟的电路设计621 电源电路的设计622 秒信号发生器的设计7第三章 时间计数电路的设计831“分”、“秒”六十进制计数器832二十四进制计数器93.3译码显示电路10第四章 正点报时电路的设计1141校时电路的设计11第五章 数字电子钟的计数校正电路12第六章 电路的装配与调试过程1361电路焊接1362调试过程13总结参考文献江西理工大学2011届本科毕业设计（论文）第一章 数字电子钟的组成和工作原理11数字钟的构成数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路12原理分析数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。13数字点钟的基本逻辑功能框图 图1-1：功能框图第二章 数字钟的电路设计下面将介绍设计电路具体方案。其中包括电源电路的设计、秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、正点报时电路的设计、校时电路的设计几个部分。21 电源电路的设计用一个变压器把220v的家用交流电压变为9v的小电压。利用二极管单向导通的原理，用四个二极管构成一个桥堆，对交流电进行半波整形，再经过一个电容对其整形，变成供这个近似直流的电压，但由于还有许多文波，再用一个w7805稳压管变成5v的稳定直流电压，供这个电路的使用。 如图2。 图2-1电源电路22 秒信号发生器的设计通过查找资料，得到了两个不同的秒信号发生器的设计方案。电容c1放电时间为：t1=r2*c1*ln2,充电时间为：t2=(r1+r2)*ci*ln2,则其振荡频率为f=1/(t1+t2)。选择适当的r1、r2、c1值可使f1hz。采用频率fs32768hz的石英晶体。d1、d2是反相器，d1用于振荡，d2用于缓冲整形。rf为反馈电阻（10-100m），反馈电阻的作用是为cmos反相器提供偏置，使其工作在放大状态。c1是频率微调电容，改变c1可对振荡器频率作微量调整，c1一般取5-35pf。c2是温度特性校正用的电容，一般取20-405pf，电容c1、c2与晶体共同构成型网络，完成对振荡器频率的控制，并提供必要的1800相移。最后输出fs=32768hz采用555多谐振荡器：优点：555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。缺点：要精确输出1hz脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲既不够准确也不够稳定。优点：由石英晶体的阻抗频率响应可知，它的选频特非常好，有一个极为稳定的串联谐振频率fs，且等效品质因数q很高。只有频率为fs的信号最容易通过，且其他频率的信号均会被晶体所衰减。振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。为了达到设计要求，获取更高的计时精度，选用晶体振荡器构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。第三章 时间计数电路的设计秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74ls90来实现时间计数单元的计数功能，其为双2-5-10异步计数器，并且每一计数器均有异步清零端（高电平有效）。31“分”、“秒”六十进制计数器选用两块74sl290采用异步清零的方法完成60进制。以“秒”计数为例：计秒时，将秒个位计数单元的qa与b（下降沿有效）相连，将74sl290连接成10进制计数器，a（下降沿有效）与z秒输入信号相连，qd可作为向上的进位信号与十位计数单元的a相连。秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为（0110）进制计数器，当十位计数器计到qd qc qb qa为0110时，同时对秒的个位和十位进行清0，另外qc可作为向上的进位信号与分个位的计数单元的a相连。其具体连接图如图9a相连。其具体连接图如图：9图3-1 六十进制计数器32二十四进制计数器同样可以选用两块74sl290采用异步清零的方法完成24进制计数 如图10 图10二十四进制计数器3.3译码显示电路译码显示电路是将计数器输出的8421 bcd码译成数码管显示所需要的高低电平，我们采用阴极七段数码管，引脚如图11。其则译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路可采用cd4511bc-7段译码驱动器，其芯片引脚如图12。译码器a、b、c、d与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据a、b、c、d所得的计数信号，数码管显示的相对应的字型。第四章 正点报时电路的设计要求当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。即当时间达到xx时59分50秒时蜂鸣器开始响第一次，并持续一秒钟，然后停鸣一秒，这样响五次。在59分50秒到59分59秒之间，只有秒的个位计数，分的十位qd qc qb qa输出0101,个位qd qc qb qa 输出1001，秒的十位qd qc qb qa 输出0101均不变，而秒的个位qa计数过程中输出在0和1之间转。所以可以利用与非门的相与功能，把分十位的qc 、qa ,分个位的qd、qa，秒十位的qc、qa 和秒个位的qa相“与非”作为控制信号控制与非门的开断，从而控制蜂鸣器的响和停。如图14。 图4-1 整点报时电路41校时电路的设计时钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，将秒计数器在零时停计数，处于等待启动；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，我们设计的校时电路，方便、可靠地实现这四个阶段所要求的功能。第五章 数字电子钟的计数校正电路图5-1数字电子钟的计数校正电路第六章 电路的装配与调试过程61电路焊接焊接时要主要布线和焊点的合理分布，尽量做到美观。实际焊接过程中，要保证焊笔不要碰到已经焊好的线，否则焊好的线很容易脱落。每焊接完一部分电路，就立即进行调试，测试无误后方可进心下一阶段的焊接。插拔集成芯片时用力要均匀，避免芯片管脚在插拔中变弯、折断62调试过程实际调试中出现了不少问题，如显示不正常，秒计时中满六十后不进位等等。仔细检测后发现主要是电路的一些接线有错以及输出脉冲不行。下面是我们的通电源逐级调试，逐级排除故障错误的调试调试过程：1.用万用表测量电压源是否稳定输出5v电压。2.用万用表在cd4060的3脚测输出电压，如果读数有规律地跳动，且周期为近似为0.5s，则正常。同样，用万用表测分频电路的输出信号为1s，则正常。3.检查各级计数器的工作情况。将“秒”信号直接接入计数器的cpa端，检查“秒”计数器和“秒”译码驱动器和显示器的工作是否正常，计数器是否为六十进制、是否能正常进位。以同样的方法检查“分”“时”计数器是否计数正常。4.校时电路经分析可以工作但电路工作时校时电路的功能始终不能满足校时要求。5.整机不能进行工作，但将那块显示电路板接数字电子实验箱的5v电源和脉冲发现电路能记数并可以进位，制作的电源和脉冲能正常工作，实验不成功。总 结加强了团队合作精神，磨练了我们的意志力。我们各人之间好好的配合，分工合作，设计过程没有一团乱麻。更为可贵的是，我们彼此鼓励，同舟共济地处理每个问题。这种团队精神将是我们美好的回忆。我们花了很多心血来做这个课程设计，由于这两个星期又要考试所以很紧的时间，后面出错的时候经常检查电路到凌晨2点多，但凡事不是一帆风顺的，我们遇到了许多困难。有些困难甚至看进来难于解决，确实也是打击了我们的信心。但我们毫不气馁，认真地检查电路，检查焊接的好坏，用坚强的意志解决问题，只可惜的是还是没做出来。加强我们对电子器件的了解。一直以来，我们都对电子器件都很感兴趣，对电子应用感到好奇。这次我们亲自制作一个电子器件，虽然原理并不太复杂，但我们在这一个过程，了解电子应用的奇妙之处。提高了我们使用电脑对电路进行仿真的能力。我们又要学会新的软件 ewb来画电路图，并用它进行仿真。这又让我们的知识增多了。做到理论联系实际。刚刚学过了数电这门课程，还没完全弄懂某些元器件的原理和用途，而此次课程设计恰恰提供了一个好机会，让我们从实践中加深了对所学知识的理解。以前我们在电路实习中学习了焊接电路板，但只是学了很短的时间，此次设计给我们上再多一次机会，提高了我们的动手能力，焊接技术也有了很大提高。通过撰写说明书，掌握了毕业论文的写作规范，我们以后撰写毕业设计论文打下了坚定的基础。总的来说这次课程设计一切都安排得很合理，唯独时间跟考试的排期冲突，以至考试跟课程设计两头都很难兼顾。希望以后课程设计的时间安排得更恰当。参 考 文 献1 康华光.2006年. 电子技术基础 数字参部分（第五版）. 北京：高等教育出版社. 2 韩力 吴海霞 等.electronics workbench应用教程m.北京:电子工业出版社,2001.3 数字电路实验与课程设计 施云 编著 哈尔滨工程大学 20014 电子