C54x的主要特性和外部引脚.ppt

第2章 TMS320C54x的硬件结构,2.2 C54x的主要特性和外部引脚, 采用先进的多总线结构，通过1组程序总线、3组数据总线和4组地址总线来实现。,2.2.1 C54x的主要特性,1CPU, 40位算术逻辑运算单元ALU，包括1个40位桶形移位寄存器和2个独立的40位累加器。, 1717位并行乘法器，与40位专用加法器相连,可用于进行非流水线的单周期乘法-累加运算。,第2章 TMS320C54x的硬件结构,2.2.1 C54x的主要特性,1CPU, 比较、选择、存储单元（CSSU），可用于Viterbi译码器的加法-比较-选择运算。, 指数编码器，是一个支持单周期指令EXP的专用硬件。可以在一个周期内计算40位累加器数值的指数。, 配有两个地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算单元（ARAU）。,第2章 TMS320C54x的硬件结构,2.2.1 C54x的主要特性,2存储器, 可访问的最大存储空间为192K16位，即64K字的程序存储器、64K字的数据存储器以及64K字的I/O空间。, 片内ROM，可配置为程序存储器和数据存储器。, 片内RAM有两种类型，即双寻址RAM（DARAM）和单寻址RAM（SARAM）。,第2章 TMS320C54x的硬件结构,2.2.1 C54x的主要特性,3指令系统, 支持单指令重复和块指令重复操作 支持存储器块传送指令 支持32位长操作数指令 具有支持2操作数或3个操作数的读指令 具有能并行存储和并行加载的算术指令 支持条件存储指令及中断快速返回指令,第2章 TMS320C54x的硬件结构,2.2.1 C54x的主要特性,4在片外围电路, 具有软件可编程等待状态发生器 设有可编程分区转换逻辑电路 带有内部振荡器或外部时钟源的片内锁相环（PLL）发生器 支持全双工操作的串行口，可进行8位或16位串行通信,第2章 TMS320C54x的硬件结构,2.2.1 C54x的主要特性,4在片外围电路, 带4位预定标器的16位可编程定时器 设有与主机通信的并行接口（HPI） 具有外部总线判断控制，以断开外部的数据总线、地址总线和控制信号 数据总线具有总线保持器特性,第2章 TMS320C54x的硬件结构,2.2.1 C54x的主要特性,5电源, 具有多种节电模式。 可用IDLE1、IDLE2和IDLE3指令来控制芯片功耗，使CPU工作在省电方式。 可在软件控制下，禁止CLKOUT输出信号。,6片内仿真接口, 具有符合IEEE1149.1标准的片内仿真接口。,第2章 TMS320C54x的硬件结构,2.2.1 C54x的主要特性,7速度, 5.0V电压的器件，其速度可达到40MIPS，指令周期时间为25ns。 3.3V电压的器件，其速度可达到80MIPS，指令周期时间为12.5ns。 2.5V电压的器件，其速度可达到100MIPS，指令周期时间为10ns。 1.8V电压的器件，其速度可达到200MIPS，每个核的指令周期时间为10ns。,第2章 TMS320C54x的硬件结构,2.2.2 C54x的引脚功能,TMS320C54x芯片采用CMOS制造工艺，整个系列的型号基本上都采用塑料或陶瓷四方扁平封装形式（TQFP）。 不同的器件型号其引脚的个数有所不同。下面 以TMS320VC5402芯片为例,介绍C54x引脚的名称及功能。,第2章 TMS320C54x的硬件结构,2.2.2 C54x的引脚功能,C5402共有144个引脚，引脚分布如图。,第2章 TMS320C54x的硬件结构,2.2.2 C54x的引脚功能,TMS320C5402引脚：,电源引脚 时钟引脚 控制引脚 地址和数据引脚,串行口引脚 主机接口引脚 通用I/O引脚 测试引脚,第2章 TMS320C54x的硬件结构,2.2.2 C54x的引脚功能,1. 电源引脚,C5402采用双电源供电，其引脚有： CVDD（16、52、68、91、125、142）， 电压为+1.8V，为CPU内核提供的专用电源； DVDD（4、33、56、75、112、130）， 电压为+3.3V，为各I/O引脚提供的电源； VSS（3、14、34、40、50、57、70、76、93、 106、111、128），接地。,第2章 TMS320C54x的硬件结构,2时钟引脚,C5402的时钟发生器由内部振荡器和锁相环PLL构成，其引脚功能如表2.2.1所示。,CLKOUT：主时钟输出引脚,周期为CPU的机器周期。,CLKMD1、CLKMD2和CLKMD3： 设定时钟工作模式引脚，用来硬件配置时钟模式。,X2/CLKIN：时钟振荡器引脚。 若使用内部时钟，用来外接晶体电路； 若使用外部时钟，该引脚接外部时钟输入。,X1：时钟振荡器引脚。 若使用内部时钟，用来外接晶体电路； 若使用外部时钟，该引脚悬空。,TOUT：定时器输出引脚。,第2章 TMS320C54x的硬件结构,3控制引脚,控制引脚用来产生和接收外部器件的各种控制信号。,第2章 TMS320C54x的硬件结构,3控制引脚,第2章 TMS320C54x的硬件结构,4地址和数据引脚 C5402芯片共有20个地址引脚和16条数据引脚 。 地址引脚用来寻址外部程序空间、外部数据空间和片外I/O空间。 A19A0：可寻址1M的外部程序空间 64K外部数据空间 64K片外I/O空间,第2章 TMS320C54x的硬件结构,4地址和数据引脚,数据引脚：用于在处理器、外部数据存储器、程序存储器和I/O器件之间进行16位数据并行传输。 D15D0：组成16位外部数据总线。 在下列情况下，D15D0将呈现高阻状态。, 当没有输出时,第2章 TMS320C54x的硬件结构,5. 串行口引脚 C5402器件有两个McBSP串行口，共有12个外部引脚。,BCLKR0：缓冲串行口0同步接收时钟信号； BCLKR1：缓冲串行口1同步接收时钟信号； BCLKX0：缓冲串行口0同步发送时钟信号； BCLKX1：缓冲串行口1同步发送时钟信号； BDR0：缓冲串行口0的串行数据接收输入； BDR1：缓冲串行口1的串行数据接收输入；,第2章 TMS320C54x的硬件结构,5. 串行口引脚,BDX0：缓冲串行口0的串行数据发送输出； BDX1：缓冲串行口1的串行数据发送输出； BFSR0：缓冲串行口0同步接收信号； BFSR1：缓冲串行口1同步接收信号； BFSX0：缓冲串行口0同步发送信号； BFSX1：缓冲串行口1同步发送信号。,第2章 TMS320C54x的硬件结构,6. 主机接口HPI引脚,C5402的HPI接口是一个8位并行口，用来与主设备或主处理器接口，实现DSP与主设备或主处理器间的通信。,第2章 TMS320C54x的硬件结构,6. 主机接口HPI引脚,HBIL：字节识别信号，用来判断主机送来的数据是 第1字节还是第2字节。,HCNTL