电子信息工程毕业论文 (2).doc

临沂大学理学院 2012 届本科毕业论文（设计） 12届届 分 类 号: 单位代码:10452 临沂大学理学院 毕业论文（设计） 数字时钟的设计及原理数字时钟的设计及原理 姓 名 李光李光栋栋 学 号 200807690143 年 级 2008 专 业 电电子信息工程子信息工程 系 （院） 理学院理学院 指导教师 王法社王法社 2012 年 3 月 5 日 临沂大学理学院 2012 届本科毕业论文（设计） 摘 要 本文针对简易数字钟进行了设计及原理的分析,提出了整体的设计方案,进行 了由上而下层次化的设计.首先对各部分单元电路进行了详细的设计,对各部分的 电路原理及所需要的元器件进行了分析,以及做出了各部分的电路图,其中包括振 荡电路、计数电路、校时电路、译码与显示电路等.振荡电路由振荡器和分频器 两部分构成,计数电路是用两个六十进制计数电路和一个“12 翻 1”计数电路实 现的,校时电路用到的元器件有三块四-2 输入与非门 74ls00 、一块六反相器 74 ls04 等,译码与显示电路由译码器、显示器构成.最终达到了设计的目的,完 成了数字时钟显示时、分、秒的功能,而且能够通过校时电路对时、分准确校时. 并在此基础上进行了扩展,完成了整点报时电路的设计,最终完成了设计任务. 关键词:数字时钟;校时电路;译码;报时器 abstract the design and analysis of the principle of simple digital clock, the overall design scheme, a top-down hierarchical design.detailed design of the first part of the unit circuit, on the part of the circuit and the required components were analyzed, and made various parts of the circuit, including the oscillation circuit, counting circuit, timing circuit translationcode and display circuit. the oscillator circuit from the oscillator and divider of two parts, the counting circuit is implemented with two six decimal counting circuit and a 12 turn a counting circuit, the circuit components used in the school three 40 -2 input nand gate 74ls00, a hex inverter 74 ls04, etc., decoding and display circuit by the decoder, the display constitutes. ultimately achieve the purpose of the design to complete the digital clock display hours, minutes, seconds, and through the school circuit, sub-accurate school. on this basis, an extension to complete the whole point timekeeping circuit design, the final completion of the design task. key words: digital clock; the timing electric circuit; decoding; chronopher 临沂大学理学院 2012 届本科毕业论文（设计） 目 录 1 前言:1 2 设计目的 :2 3 设计功能要求.2 4 电路设计.3 4.1 设计方案3 4.2 单元电路的设计4 4.2.1 主体电路部分.4 4.2.1.1 振荡电路4 4.2.1.2 计数电路6 4.2.1.3 校时电路 .11 4.2.1.4 译码与显示电路13 4.2.2 扩展功功能电路的设计15 4.2.2.1 整点报时电路的设计15 5 总结.15 附 录16 参 考 文 献17 致 谢17 临沂大学理学院 2012 届本科毕业论文（设计） 1 1 前言 中国是世界上最早发明计时仪器的国家.有史料记载,汉武帝太初年间（纪元 前104-101年）由落下闳创造了我国最早的表示天体运行的仪器浑天仪.东 汉时期（公元130年）张衡创造了水运浑天仪,为世界上最早的以水为动力的观 测天象的机械计时器,是世界机械天文钟的先驱.盛唐时代,公元725年张遂（又 称一行）和梁令瓒等人创制了水运浑天铜仪,它不但能演示天球和日、月的运动,而 且立了两个木人,按时击鼓,按时打钟.第一个机械钟的灵魂擒纵器用于计时 器,这是中国科学家对人类计时科学的伟大贡献.它比十四世纪欧洲出现的机械 钟先行了六个世纪. 第一只石英钟出现在二十世纪二十年代,从三十年代开始得到了推广,从六 十年代开始,由于应用半导体技术,成功地解决了制造日用石英钟问题,石英电子 技术在计时领域得到了广泛的应用.并取代机械钟做了更精确的时间标准.早在 1880年,法国人皮埃尔居里和保罗雅克居里就发现了石英晶体有压电的特 性,这是制造钟表“心脏”的良好材料.科学家以石英晶体制成的振荡计时器和 电子钟组合制成了石英钟.经过测试,一只高精度的石英钟表,每年的误差仅为3- 5秒1942年,著名的英国格林尼治天文台也开始采用了石英钟作为计时工 具在许多场合,它还经常被列为频率的基本标准,用于日常测量与检测.大约在 1970 年前后,石英钟表开始进入市场,风靡全球.随着科学的进步,精密的电子元 件不断涌现,石英钟表也开始变得小巧精致,它既是实用品,也是装饰品.它为人 们的生活提供方便,更为人们的生活增添了新的色彩.在现行情况下根据简单实 用强的、走时准确进行设计.而实验证明,钟表的振荡部分采用石英晶体作为时 基信号源时,走时更精确、调整更方便.钟是一种计时的器具,它的出现开拓了时 间计量的新里程.提起时钟大家都很熟悉,它是给我们指明时间的一种计时器,并 且我们每天都要用到它.二十世纪八十年代中国的钟表业经历了一场翻天覆地的 大转折其表现在三个方面: （1）从生产机械表转为石英电子表; （2）曾占据中国消费市场四十多年的大型国有企业突然被刚刚冒起的“组业” 所取代,钟表生产中心转向中国南方沿海一带; （3）中国钟表业发展从以机芯为龙头改为以手表外观件为龙头. 这场转折以迅雷不及掩耳的速度,冲击着传统的中国钟表工业.中国的钟表业从 技术简单、零件少的石英钟机芯制造入手.最初石英钟机芯全靠从日本、德国进 临沂大学理学院 2012 届本科毕业论文（设计） 2 口,1989 年开始完全自己生产,包括模具的制造加工.近十余年,逐渐提高机芯质 量的稳定性,同时转向对手表机芯研制与开发.目前石英钟表机芯生产主要在福 建省福州、广东东莞、番禺;机械钟表机芯在上海、山东等地. 现在我国的电子业发展非常快速,电子业的发展有利于钟表业的发展.在中 国钟表发展史上,国产机芯研制的失败已经成为过去,“组装业”作为新兴钟表 工业的起步阶段也已成为过去.一支新的充满智慧的钟表精英在成长. 我们相信在科技高速发展的今天,钟表业运用当今材料工业、电子工业和其 他领域的最新技术,一定会生产出代表中国科学水平的产品.我们希望钟表业的 精英们在提高制造技术水平中不断创新,培育出拥有自主知识产权的品牌.这正 是中国钟表业发展的希望. 数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常 生活中的必需品.由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数 字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方 便,而且大大地扩展了钟表原先的报时功能.诸如定时自动报警、按时自动打铃、 时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、 甚至各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的.因此,研 究数字钟及扩大其应用,有着非常现实的意义. 2 设计目的 设计一种多功能数字钟,该数字钟具有基本功能和扩展功能两部分.其中,基 本功能部分的有准确计时,以数字形式显示时、分、秒的时间和校时功能.扩展功 能部分:整点报时电路以及触摸报整点时数电路.数字时钟的电路也是由主体电路 和扩展电路两部分构成,在电路中,基本功能部分由主体电路实现,而扩展功能是 由扩展电路实现.这两部分都有一个共同特点就是它们都要用到振荡电路提供的 1hz 脉冲信号.在计时出现误差时电路还可以进行校时和校分,为了使电路简单所 设计的电路不具备校秒的功能.并且要用数码管显示时、分、秒,各位均为两位显 示,扩展部分要有相应的响应电路. 3 设计功能要求 基本功能 : （1）时间以 12 小时为一个周期,时的计时要求为“12 翻 1”,分和秒的计 临沂大学理学院 2012 届本科毕业论文（设计） 3 时要求为 60 进制; （2）准确计时,以数字形式显示时、分、秒的时间; （3）具有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; （4）为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号. 扩展功能 : （1）计时过程具有报时功能,当时间到达整点前 10 秒进行蜂鸣报时. 4 电路设计 4.1 设计方案 根据设计要求首先建立了一个数字钟电路系统的组成框图,如图 1 所示 图 1 数字时钟逻辑方框图 由图1可知,电路的工作原理:电路是由555集成芯片构成的振荡电路、分频 器、计数器、显示器和校时电路组成.555集成芯片构成的振荡电路产生的高脉 冲信号作为数字钟的振源,再经分频器输出标准秒脉冲,秒脉冲送入计数器,计数 结果通过“时”、“分”、“秒”译码器显示时间秒计数器计满60后向分计 数器个位进位,分计数器计满60后向时计数器个位进位,并且时计数器按照“12翻 临沂大学理学院 2012 届本科毕业论文（设计） 4 1”的规律计数.计数器的输出经译码器送显示器.而且计时出现误差时,校时电可 以分别对时及分进行单独校时,使其校正到标准时间.扩展电路必须在主体电路正 常运行的情况下才能进行扩展功能. 4.2 单元电路的设计 数字电子时钟的设计方法很多种,例如,可用中小规模集成电路组成电子时 钟;也可以利用专用的电子时钟芯片配以显示电路及其所需要的外围电路组成电 子时钟;还可以利用单片机来实现电子时钟等.在本次设计中,电路是由许多单元 电路组成的,因此首先必须对各个单元电路进行设计. 4.2.1 主体电路部分主体电路部分 主体电路部分的电路主要由振荡电路、计数电路、校时电路以及译码与显 示电路四大部分组成.下面将对各部分电路进行设计. 4.2.1.1 振荡电路 振荡电路由振荡器和分频器构成,产生 1hz 的时钟脉冲及扩展部分所需的频 率,下面对振荡器和分频器两部分进行介绍. （1）振荡器 数字电路中的时钟是由振荡器产生的,振荡器是数字时钟的核心.振荡器的 稳定度及频率的精度决定了数字时钟计时的准确程度,一般来说,振荡器的频率 越高,计时精度越高.它利用某种反馈方式产生时钟信号.对数字电路来说,振荡 器的输出的幅度范围为 0v5v 的方波信号而不是锯齿波、三角波或其他的形式. 首先介绍一种典型的振荡器:弛豫振荡器.它通过一个 rc 网络将反相器的 输出反馈回来并存在一定的工作延迟时间.基本的电路如图 2 所示. 12 a 7404 12 a 7404 r2 r1 c 图 2 弛豫振荡器 在上述电路中,ri-c 网络由第一个反相器驱动,具有 rc 特性曲线的响应信 号被反馈给反相器的输入.当电容上的电压达到施密特触发器输入反相器的门限 电压的时候,反相器的状态发生改变,并输出一个新的电压值.这个输出电压经过 一定的延迟时间再次通过 ric 反馈回来,直到电容电压再次达到门限电压为止.用 施密特触发器输入器件（如 74hc04）,但由于电容的参考电压在每个临界点都 要发生变化,所以施密特触发器不是必需的.由于电容与输出相连,每次状态改变 临沂大学理学院 2012 届本科毕业论文（设计） 5 时,电容的充电电压会超过 5v.从这一点来说,输出电压会改变电容的充电电压, 直到电容两端的电压变为 74hc04 的门限电压（2.5v）为止.振荡器输出状态的 改变发生在电容上的电压达到 2.5v 时.弛豫振荡器对许多低成本而精度要求又 不高的场所非常适合,但是并不推荐在任何有精度要求的实际应用电路采用它. 石英晶体振荡器.如果想要获得高的精度,就应该在振荡电路中使用石英 晶体作振源.石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调 整.它还具有压电效应,在晶体某一方向加一电场,则在与此垂直的方向产生机械 振动,有了机械振动,就会在相应的垂直面上产生电场,从而机械振动和电场互为 因果,这种循环过程一直持续到晶体的机械强度限止时,才达到最后稳定这时 压电谐振的频率即为晶体振荡器的固有频率.一般来说,振荡器的频率越高,计时 精度越高,但耗电量将增大. 如果精度要求不高也可以采用由集成电路定时器555与rc组成的多谐振荡 器.如图3所示.设振荡频率f=1mhz,r为可调电阻,微调r1可以调出1mhz输出 图 3 555 多谐振荡器 为了简单方便本次设计选择了由 555 集成芯片构成的振荡电路. （2）分频器 分频器的作用是将由振荡器产生的高频信号分频成基时钟脉冲信号和扩展 部分所需的频率,即在此电路中,分频器的功能主要有两个:一是产生标准脉冲信 号;二是功能扩展电路所需的信号. 临沂大学理学院 2012 届本科毕业论文（设计） 6 本实验用的是集成电路定时器 555 与 rc 组成的多谐振荡器,产生 1khz 的脉 冲信号.故采用 3 片中规模集成电路分频计数器 74ls90 来实现,得到需要的秒脉 冲信号.例如,振荡器输出 1khz 信号,通过 d 触发器（74ls74）送到 10 分频计数 器（74ls90,该计数器可以用 8421 码制）,经过 3 次 10 分频而获得 1hz 的方波 信号作为秒脉冲信号.如图 4 所示. 图 4 分频计数电路 振荡器和分频器两部分构成振荡电路,根据图 3 及图 4 可知电路的工作原理 是:振荡器提供的频率为 1khz,74ls90 组成十分频电路.74ls90 的引脚 2 与引脚 6 组成一个十分频电路,晶振的输出接入第一块 74ls90 的输入引脚 14,经过一次 十分频,频率变为 100hz.输出引脚 11 接入第二块 74ls90 的输入引脚 14 经第二 次十分频,频率变为 10hz.输出引脚接人第三块 74ls90 的输入引脚 14 再经一次 十分频,频率变为 1hz.这样经过三次分频最后即可得到 1hz 的频率. 4.2.1.2 计数电路 计数器是一种计算输入脉冲的时序逻辑网络,被计数的输入信号就是时序网 络的时钟脉冲,它不仅可以计数而且还可以用来完成其他特定的逻辑功能,如测 量、定时控制、数字运算等等. 在此设计中的数字时钟的计数电路是用两个六十进制计数电路和一个“12 翻 1”计数电路实现的.秒脉冲信号经过 6 级计数器,分别得到“秒”个位、十 位、“分”个位、十位以及“时”个位、十位的计时.“秒”“分”计数器为六 十进制,小时计数器为“12 翻 1”.数字钟的计数电路的设计采用反馈清零 法当计数器正常计数时,反馈门不起作用,只有当进位脉冲到来时,反馈信号将 计数电路清零,实现相应模的循环计数.以六十进制为例,当计数器从 临沂大学理学院 2012 届本科毕业论文（设计） 7 00,01,02,59 计数时,反馈门不起作用,只有当第 60 个秒脉冲到来时,反馈 信号随即将计数电路清零,实现模为 60 的循环计数. （一）六十进制计数电路 由分频器来的秒脉冲信号,首先送到“秒”计数器进行累加计数,秒计数器 应完成一分钟之内秒数目的累加,并达到60秒时产生一个进位信号,所以,选用一 片74ls90和一片74ls92组成六十进制计数器,采用反馈归零的方法来实现六十进 制计数.其中,74ls92作为十位计数器,在电路中采用六进制计数;74ls90作为个 位计数器,在电路中采用十进制计数当74ls90的输入脚接振荡电路的输出脉冲 1hz时74ls90开始工作,它计时到10时向十位计数器74ls92进位.“秒”十位是六 进制,“秒”个位是十进制如图5所示 图5 六十进制计数电路 （1）下面对本电路中所用的主要元件及功能进行介绍. 十进制计数器 74ls90 74ls90 是二五十进制计数器,它有两个时钟输入端 cka 和 ckb.其中, 临沂大学理学院 2012 届本科毕业论文（设计） 8 cka 和组成一位二进制计数器;ckb 和组成五进制计数器;若将与 0q 321q q q0q ckb 相连接,时钟脉冲从输入,则构成了 8421bcd 码十进制计数器.74ls90 有acp 两个清零端 r0（1） 、r0（2）,两个置 9 端 r9（1）和 r9（2）,其 bcd 码十进制 计数时序如表 1,二五混合进制计数时序如表 2,74ls90 的管脚图如图. r0(1)2 r0(2)3 r9(1)6 r9(2)7 cka14 q012 ckb1 q19 q28 q311 74ls90 图 6 74ls90 的管脚图 表 1 bcd 码十进制计数时序 表 2 二五混合进制计数时序 异步计数器 74ls92 所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输 入时钟信号,因而触发器不是同时翻转.这种计数器的计数速度慢.异步计数器 74ls92 是二六十二进制计数器,即 cka 和组成二进制计数器,ckb 和0q 在 74ls92 中为六进制计数器.当 ckb 和相连,时钟脉冲从 cka 输入,321q q q0q 74ls92 构成十六进制计数器.74ls92 的管脚图如图 7. ck dqcqbqaq 00000 10001 20010 30011 40100 50101 60110 70111 81000 91001 ck aqbqcqdq 00000 10001 20010 30011 40100 51000 61001 71010 81011 91100 临沂大学理学院 2012 届本科毕业论文（设计） 9 r0(1) 6 r0(2) 7 cka 14 q0 12 ckb 1 q1 11 q2 9 q3 8 74ls92 图 7 74ls92 的管脚图 （二） “12 翻 1”小时计数器电路 （1） 电路如图 8 所 示 clk 3 d 2 sd 4 cd 1 q 5 q 6 74ls74a p0 15 p1 1p2 10 p3 9 q0 3 q1 2 q2 6 q3 7 rc 13 tc12 clk 14 ce 4 u/d 5 pl 11 74ls1 91 45 6 u9b74ls00 1 2 3 u9a 74ls00 11 1213 u10d 74ls00 gnd r1 3.3k +5v 8 9 u8d 74ls04 +5v cp 图 8 “12 翻 1”计数电路 “12 翻 1”小时计数器是按照“010203040506070809 10111201”规律计数的,计数器的计数状态转换表如表 3 所示. 表 3“12 翻 1”小时计时时序 十位 个位十位 个位 ckq10q03 q02 q01 q00ck q10q03 q02 q01 q00 临沂大学理学院 2012 届本科毕业论文（设计） 10 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 8 9 10 11 12 13 0 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 （2）电路的工作原理 由表可知:个位计数器由 4 位二进制同步可逆计数器 74ls191 构成,十位计 数器由双 d 触发器 74ls74 构成 ,将它们组成 “12 翻 1”小时计数器. 计数器的状态要发生两次跳跃:一是计数器计到 9,即个位计数器的状态为 =1001 后,在下一计数脉冲的作用下计数器进入暂态 1010,利用暂03020100q q q q 态的两个 1 即使个位异步置 0,同时向十位计数器进位使 =1;二是计0301q q10q 数到 12 后,在第 13 个计数脉冲作用下个位计数器的状态应为 03020100q q q q =0001,十位计数器的 =0第二次跳跃的十位清“0”和个位置“1”的输出10q 端、来产生.10q01q00q （3）对电路中所用的主要元件及功能介绍 d 触发器 74ls74 在电路中用到了 d 触发器 74ls74,74ls74 的管脚图如图 9. d 2 q 5 q 6 clk 3 4 1 pre clr a 74ls74 图 9 74ls74 的管脚图 下面将介绍一些有关触发器的内容: 触发器,它是由门电路构成的逻辑电路,它的输出具有两个稳定的物理状态 （高电平和低电平）,所以它能记忆一位二进制代码.触发器是存放在二进制信 临沂大学理学院 2012 届本科毕业论文（设计） 11 息的最基本的单元.按其功能可分为基本 rs 触发器触、jk 触发器、d 触发器和 t 触发器.这几种触发器都有集成电路产品.其中应用最广泛的当数 jk 触发器和 d 触发器.不过,深刻理解 rs 触发器对全面掌握触发器的工作方式或动作特点是 至关重要的.事实上,jk 触发器和 d 触发器是 rs 触发器的改进型,其中 jk 触发 器保留了两个数据输入端,而 d 触发器只保留了一个数据输入端.d 触发器有边 沿 d 触发器和高电平 d 触发器.74ls74 为一个高电平 d 触发器. 计数器 74ls191 74ls191 的管脚图如图 10: cten 4 d/u 5 clk 14 ld 11 max/min 12 rco 13 a 15 qa 3 b 1 qb 2 c 10 qc 6 d 9 qd 7 74ls191 图 10 74ls191 的管脚图 4.2.1.3 校时电路 （一）电路如图 11 所示 8 9 10 u10c 74ls00 12 3 u11a 74ls00 11 1213 u10d 74ls00 r3 3.3kc1 0.01uf s1 gnd 1011 u8e 74ls04 1hz s2/m2 q2 +5v 图 11 校时电路 （二）电路的工作原理 校时电路的作用是:当数字钟接通电源或者出现误差时,校正时间.校时是数 临沂大学理学院 2012 届本科毕业论文（设计） 12 字钟应具有的基本功能.一般电子表都具有时、分、秒等校时功能.为了使电路 简单,在此设计中只进行分和小时的校时.校时有“快校时”和“慢校时”两种, “快校时”是通过开关控制,使计数器对 1hz 校时脉冲计数.“慢校时”是用手 动产生单脉冲作校时脉冲.图中 s1 校分用的控制开关,s2（总图）为校时用的控 制开关,它们的控制功能如表 4 所示,校时脉冲采用分频器输出的 1hz 脉冲,当 s1 或 s2 分别为“0”时可以进行“快校时”.如果校时脉冲由单次脉冲产生器 提供,则可以进行“慢校时”. 表 4 校时开关的功能 s1s2 功能 11 计数 10 校分 00 校时 （三）对电路中所用的主要元件及功能介绍 在此电路中,用到的元器件有三块四-2 输入与非门 74ls00 、一块六反相器 74 ls04、两个电容、两个电阻以及两个开关. （1）四-2 输入与非门 74ls00 集成逻辑门是数字电路中应用十分广泛最基本的一种器件,为了合理的使用 和充分利用其性能,必须对它的主要参数和逻辑功能进行测试.74ls00 与非门的 主要参数为: 输出高电平:指与非门有一个以上输入端接地或接低电平时的输出电平值. 输出低电平:指与非门的所有输入端均接高电平时的输出电平值. 开门电平:指与非门输出处于额定低电平时允许输入高电平的最小值. 关门电平:指与非门输出处于高电平状态时允许输入低电平的最大值. 电压传输特性:是指门的输出电压随输入电压而变化的曲线,由它可以得到 门电路的输出高电平、输出低电平、关门电平和开门电平等. 低电平的输出电源电流:是指输入所有端都悬空,输出端空载时,电源提供器 件的电流. 高电平输出电源电流:是指输出端空载,每个门各有一个以上的输入端接地, 电源提供给器件的电流. 低电平输入电流:是指被测输入端接地,其余输入端悬空时,由被测输入端流 出的电流值. 高电平输入电流:指被测输入端接高电平,其余输入端接地,流入被测输入端 的电流值. 临沂大学理学院 2012 届本科毕业论文（设计） 13 扇出系数:门电路能驱动同类门的个数,它是衡量门电路负载能力的一个参数, ttl 与非门有两种不同性质的负载,即灌电流负载和拉电流负载,因此有两种扇出 系数.即低电平扇出系数和高电平扇出系数. 4.2.1.4 译码与显示电路 （一）电路如图 12 所示 bi/rbo4 rbi 5 lt 3 a 7 b 1 c 2 d 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74ls48 a bf c g d e dpy ledgn 1 2 3 4 5 6 7 a b c d e f g dpy_7-seg 图 12 译码与显示电路 （二）电路的工作原理 译码器:译码是指把给定的代码进行翻译的过程,是编码的相反过程.将输入 的代码翻译成相应的输出信号以表示编码时所赋予原意的电路.计数器采用的码 制不同,译码电路也不同.常用的集成译码器有二进制译码器、二十制译码器 和bcd7段译码器,显示模块用来显示计时模块输出的结果.74ls48驱动器是与 8421bcd编码计数器配合用的七段译码驱动器.74ls48配有灯测试lt、动态灭灯 输入rbi,灭灯输入/动态灭灯输出bi/rbo,当lt=0时,74ls48出去全1. 显示器:本系统用七段发光二极管来显示译码器输出的数字,显示器有两种: 共阳极显示器和共阴极显示器.74ls48译码器对应的显示器是共阴极显示器. （三）对电路中的主要元件及功能介绍 （1）译码器 74ls48 译码器是一个多输入、多输出的组合逻辑电路.它的工作是把给定的代码进 行“翻译”,变成相应的状态,使输出通道中相应的信号输出.译码器在数字系统 中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数字分配,存储 器寻址和组合控制信号等.译码器可以分为通用译码器和显示译码器两大类.在 电路中用的译码器是共阴极译码器 74ls48,用 74ls48 把输入的 8421bcd 码 abcd 译成七段输出 a-g,再由七段数码管显示相应的数.74ls48 的管脚图如图 16在 管脚图中,管脚 lt、rbi、bi/rbo 都是低电平起作用,作用分别为: 临沂大学理学院 2012 届本科毕业论文（设计） 14 lt 为灯测检查,用 lt 可检查七段显示器各字段是否能正常被点燃. bi 是灭灯输入,可以使显示灯熄灭. rbi 是灭零输入,可以按照需要将显示的零予以熄灭bi/rbo 是共用输出端,rbo 称为灭零输出端,可以配合灭零输出端 rbi,在多位十进制数表示时,把多余零位 熄灭掉,以提高视图的清晰度也可用共阴译码器 74ls248,cd4511. bi/rbo 4 rbi 5 lt 3 a 7 b 1 c 2 d 6 a 13 b 12 c 11 d 10 e 9 f 15 g14 74ls48 图 13 74ls248 管脚图 （2）显示器 sm421050n 在此电路图中所用的显示器是共阴极形式,阴极必须接地sm421050n 的管 脚功能图如图 14. a bf c g d e dpy ledgn 1 2 3 4 5 6 7 a b c d e f g dpy_7-seg 图 14 显示器管脚图 电路是由上面的以上的各个单元电路组成的 4.2.2 扩展功功能电路的设计扩展功功能电路的设计 4.2.2.1 整点报时电路的设计 由 74hc30d 和蜂鸣器组成,电路应在整点前 10 秒钟内开始整点报时,当时 间在 59:50 到 59:59 时,蜂鸣报时,电路如图 15即当时间在 59 分 50 秒到 59 分 59 秒期间时,报时电路报时控制信号.当时间在 59 分 50 秒到 59 分 59 秒期间时, 分十位、分个位和秒十位均保持不变,分别为 5、9 和 5,因此可将分计数器十位 的 q2和 q0 、个位的 q3和 q0及秒计数器十位的 q2和 q0相与,从而产生报时控 临沂大学理学院 2012 届本科毕业论文（设计） 15 制信号.74hc30 为 8 输入与非门. 图 15 整点报时电路 5 总结 通过本次毕业设计,我明白了一个道理:无论做什么事情,都必需养成严谨, 认真,善思的工作作风.我这毕业设计由于我采用的是数字电路来实现的,所以电 路较复杂,但是容易理解.每一部分我都能理解并且能有多种设计方法. 通过这次设计,我还掌握了制作数字时钟的一系列步骤,在这段时间里,我把 本设计的整个电路设计好了,并且最终完成了设计之初的目的,在此基础上还进 行了小小的扩展,并交孙老师检查,还在实验箱上调试了部分电路. 最后在我在制的印制板上都能很好的实现多功能数字钟的各相功能,都达到 了预期的结果,并且很美观.通过这次毕业设计,我又掌握了些元器件的用途以及 它们的参数、性能.这次设计提高了我理论和实践相结合的能力,增加了把理论用 于实践的兴趣,同时也提高了我分析问题和解决问题的能力.没有最好,只有更好. 我相信通过这一次的毕业设计之后,我以后会更加努力,用严谨的科学态度去面对 一切.克服困难,战胜自我,超越自我. 附 录 触发器 1.按照电路的结构和工作特点的不同,触发器可分为基本触发器、同步触发 器、主从触发器和边沿触发器.本设计主要偏重于边沿触发器,它们各有特点. 1）基本触发器:在这种电路中输入信号是直接加到输入端的,它是触发器的 基本触发形式,是构成其它类型触发器的基础. 临沂大学理学院 2012 届本科毕业论文（设计） 16 2)同步触发器:在这种电路中输入信号是通过控制门输入的而管理控制门的 信号是时钟脉冲 ck 信号,只有在脉冲信号到来时,触发器才能接受输入信号,否则 对电路不起作用. 3）主从触发器:为了克服同步触发器的缺点,经改进得到主从触发器,在这种 触发器中,先把输入信号送入主触发器中,然后送入从触发器并输出,整个过程在 时钟脉冲下分布进行,具有主从控制的特点. 4）边沿触发器:为了进一步解决主从触发器的缺点,出现了边沿触发器,这种 触发器只有在时钟脉冲信号的上升沿或下降沿,输入信号才能被接受,大大减少了 被干扰的机会. 2.按在时钟脉冲下逻辑功能的不同,时钟触发器可分为 rs 触发器、jk 触发 器、d 触发器、t 触发器、t触发器等. 3.按照电路使用的开关元件的不同,可分为 ttl 触发器和 cmos 触发器 4.按照电路是否集成,分为分立元件触发器和集成触发器. 显示