数字电路设计ppt.ppt

2019/7/21,阜师院数科院,数字电子电路系统的设计与调试,数字系统的设计 在数字电路课里，对常用数字部件，如加法器、比较器、数据分配器与选择器、计数器、编码器及译码器 等功能部件的设计进行了较详细地讨论。故这里只打算就由以上功能部件组成数字系统的一些问题加以讨论。,一、数字系统的组成,2019/7/21,阜师院数科院,在电子技术领域里，用来对数字信号进行采集、加工、传送、运算和处理的装置称为数字系统。一个完整的数字系统往往包括输入电路、输出电路、控制电路、时基电路和若干子系统等五部分，如下图所示。各部分具有相对的独立性，在控制电路的协调和指挥下完成各自的功能，其中控制电路是整个系统的核心。,2019/7/21,阜师院数科院,1、输入电路,输入电路的任务是将各种外部信号变换成数字电路能够接受和处理的数字信号。外部信号通常可分为模拟信号和开关信号两大类，如声、光、电、温度、压力及位移等物理量属于模拟信号，而开关的闭合与打开、管子的导通与截止等属于开关量。这些信号都必须通过输入电路变换成数字电路能够接受的二进制逻辑电平。,2、输出电路,输出电路是将经过数字电路运算和处理之后的数字信号变换成模拟信号或开关信号去推动执行机构。,2019/7/21,阜师院数科院,3、子系统,子系统是对二进制信号进行算术运算或逻辑运算以及信号传输等功能的电路，每个子系统完成一项相对独立的任务，即某种局部的工作。子系统又称为单元电路。,4、控制电路,控制电路将外部输入信号以及各子系统送来的信号进行综合、分析，发出控制命令去管理输入、输出电路及各子系统，使整个系统同步协调、有条不紊地工作。,5、时基电路,产生系统时钟，使整个系统在时钟信号的作用下一步一步地顺序完成各种工作。,2019/7/21,阜师院数科院,二、数字系统的类型,1、在数字系统中，有的全是由硬件电路来完成所有任务，有的除硬件电路外，还需要加上软件，即使用可编程器件，采用软硬结合的方法完成电路功能。 因此，根据系统中有无可编程器件，数字系统可分为可编程和不可编程两大类。可编程器件最典型的是微处理器，一片微处理器配上若干外围芯片构成硬件电路，再加上相应的软件就构成一个功能很强的应用系统。除微处理器外，目前还有各种可编程逻辑器件，如ROM、PAL、GAL、FPGA、CPLD以及各种可编程接口电路，这些器件的功能均可以通过软件编程来实现。,2019/7/21,阜师院数科院,2、根据数字系统所完成的任务性质还可将其分成数字测量系统、数字通信系统和数字控制系统三大类。,关于微处理器和可编程逻辑器件的数字系统设计以后再讨论。,三、数字系统的设计步骤,由于每个课题的设计任务各不相同，则设计的数字系统规模有大有小，电路的结构也有繁有简。而课程设计，由于时间有限不可能做的太大，一般均为小系统。,在应用中，小系统的设计是很有用处的。而且，掌握了数字小系统的设计可以为更大规模的系统设计奠定基础。,2019/7/21,阜师院数科院,数字系统设计的一般流程,2019/7/21,阜师院数科院,1、分析设计要求，明确性能指标,具体做设计之前，必须仔细分析课题要求、性能、指标及应用环境等。分清楚要设计的电路属于何种类型，输入信号如何获得，输出执行装置是什么，工作电压、电流参数是多少，主要性能指标如何等等。然后查找相关资料，广开思路，构思出各种总体方案，绘制结构框图。,2、确定总体方案,对各种方案进行比较，在能完成课题要求的功能和性能指标的前提下，以电路的先进性、结构的繁简、成本的高低、制作的难易及功能的可扩展性等多方面作综合比较，最后确定一种可行方案。,2019/7/21,阜师院数科院,3、设计各子系统（或单元电路）,每一个子系统一般均能归结为组合电路与时序电路两大类，这些电路的设计方法数字电路教材中已论述。应该指出，子系统的设计和整个系统设计一样，也存在指标的确定和方案的比较问题。,子系统的技术指标的确定应根据前后电路的要求求得。子系统的实现方案仍然是多种多样的，而且亦有采用什么电路的问题，如用SSI、MSI和LSI及用软件还是硬件来实现的问题。在设计时，应尽可能选用合适的现成电路，芯片的选用应优先使用中、大规模电路，这样做不仅能简化设计，而且有利于提高系统的可靠性。,2019/7/21,阜师院数科院,4、控制电路的设计,控制电路的功能诸如系统清零、复位、安排各子系统的时序先后及启动停止等，在整个系统中起核心和控制作用。设计时，根据控制电路的任务和时序关系反复构思电路，选用合适的器件，使其达到功能要求。,5、绘制系统电原理图,各部分子系统设计完成后，要绘制总系统逻辑图（亦称电原理图）。,2019/7/21,阜师院数科院,四、实用数字单元电路举例,1、时基电路,1）、用CMOS门电路构成震荡器,如图（1）所示。震荡周期T（1.42.2）RC。,由CMOS门电路构成的震荡器适合于低频段工作，若元件选择合适下限频率可达到1Hz。,2）、TTL门电路构成震荡器,由TTL门电路构成的震荡器的工作频率可比CMOS提高一个,数量级。在图（2）中R1、R2一般取值1K左右，C1、C2取值100PF100uF，输出频率为几兆赫至几十兆赫。,2019/7/21,阜师院数科院,3）、用555定时器构成振荡器,用555定时器构成的振荡器可产生几赫至几兆赫的矩形波信号。T=（R1+R2）Cln2+ R2Cln2,双极性定时器电源电压范围为316V，最大负载电流可达200mA；CMOS定时器电源电压范围为318V，最大负载电流在4mA以下。频率稳定度最高能达到0.1%。,阜师院数科院,4）、石英晶体振荡器,石英晶体的电路符号及阻抗频率特性,0,感性,容性,f,X,fS,fP,图中R的作用是使G1和G2工作在线性放大区。对TTL电路取1K2K之间；对CMOS门取10100M。,C1用于两个反相器的耦合，C2用于抑制高次谐波。C2的选择应使2RC2fS 1，使RC2并联网络在Fs处产生极点，以减少谐振信号的衰减。,石英晶体振荡器具有极高的频率稳定度，且其振荡频率由石英晶体决定。,2019/7/21,阜师院数科院,2、计数电路,1）、用SSI设计计数器（略）,2）、用MSI芯片设计任意进制计数器,反馈复位（置数）法 ：,A、用74LS161实现6进制计数器 ：,B、74LS160十进制加法计数器与161（或160）接成60进制计数器,2019/7/21,阜师院数科院,3、驱动显示电路,1）、发光二极管驱动显示电路,2）、数码管静态驱动电路,共阳极数码管，如BS204,共阴极数码管，如BS205,2019/7/21,阜师院数科院,五、数字电子计时器的设计提示,1、数字电子计时器的结构框图,2019/7/21,阜师院数科院,2、校时电路: 当刚接通电源或时钟走时出现误差时,都需要进行时间的校准。校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。为使电路简单，这里只进行分和小时的校准。,校时可采用快校时和慢校时两种方式。校时脉冲采用秒脉冲，则为快校时；如果消失脉冲由单次脉冲产生器提供则为慢校时。下图中C1、 C2用于消除抖动。,2019/7/21,阜师院数科院,3、时间予置电路,预置时间可用开关直接操作，构成所需的数码送入计数器的置数端；或是用拨码盘与计数器的各置数端相连，构成时间预置电路如下图所示。亦可采用8421编码器与拨码盘相连，构成时间预置电路。,0000 0001 0010 0011 0100 0101 0110 0111 1000 1001,2019/7/21,阜师院数科院,五、数字电路的安装与调试,1、电路安装,1）、整体结构的布局：,重心平衡、单板还是多板结构、 板与板之间的连接、模拟地与数字地的分割等。,2）、安装前的测试（芯片或单元电路的功能验证）,3）、抗干扰问题,2、电路调试,2019/7/21,阜师院数科院,1）|调试方法,分块调试与整体调试,2）、调试步骤,通电前的检查、分块调试、静态调试、动态调试、整机联调。,3、参数测试,2019/7/21,阜师院数科院,数字电子技术课程设计任务书 一、题目：数字电子计时器的设计 二、设计要求： 1、用中、小规模TTL组件设计一个能显示时、分、秒的数字钟。要求具有校时功能。 2、在通用板上焊接安装、调试成功，即算完成。 3、编写设计报告。设计报告要求有：方案选择、各部分的工作原理及设计过程、器件选择、调试方案与步骤、测试结果、操作说明、心得体会及电气原理图。 4、 设计时间：11月18日11月25日,一、器材和元器件 可预置4位二进制计数器（74LS161），二、五、十进制计数器（74LS290），同步十进制计数器（74LS160），译码驱动器（74LS48），二输入四与非门（74LS00），三输入三与非门（74LS10），双JK触发器（74LS76），555定时器，数字通用板，七段共阴极数码管（LED），电阻和导线等。,2019/7/21,阜师院数科院,一、仪器和设备 稳压电源（或数字逻辑学习机），双宗示波器，数字万用表和电烙铁等。 二、参考文献 1、电子技术基础课程设计指南清华大学出版社、焦宝文主