数字电路基础第2章门电路.ppt_第1页
数字电路基础第2章门电路.ppt_第2页
数字电路基础第2章门电路.ppt_第3页
数字电路基础第2章门电路.ppt_第4页
数字电路基础第2章门电路.ppt_第5页
已阅读5页,还剩44页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第2章 门电路,2.1 概述 2.2 半导体二极管和 三极管的开关特性 2.3 分立元件门电路 2.4 TTL门电路 2.5 CMOS门电路,2.1 概述,门电路是用以实现逻辑关系的电子电路。,正逻辑:用高电平表示逻辑1,用低电平表示逻辑0 负逻辑:用低电平表示逻辑1,用高电平表示逻辑0 在数字系统的逻辑设计中,若采用NPN晶体管和NMOS管,电源电压是正值,一般采用正逻辑。若采用的是PNP管和PMOS管,电源电压为负值,则采用负逻辑比较方便。 今后除非特别说明,一律采用正逻辑。,2.1 概述,一、正逻辑与负逻辑,VI控制开关S的断、通情况。 S断开,VO为高电平;S接通,VO为低电平。,2.1 概述,二、逻辑电平,5V,0V,0.8V,2V,实际开关为晶体二极管、三极管以及场效应管等电子器件,逻辑电平,高电平UH: 输入高电平UIH 输出高电平UOH 低电平UL: 输入低电平UIL 输出低电平UOL 逻辑“0”和逻辑“1”对应的电压范围宽,因此在数字电路中,对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。,2.1 概述,一、二极管伏安特性,2.2 半导体二极管和三极管的开关特性,门坎电压Uth,反向击穿电压,二极管的单向导电性: 外加正向电压(Uth),二极管导通,导通压降约为0.7V; 外加反向电压,二极管截止。,2.2.1 半导体二极管的开关特性,利用二极管的单向导电性,相当于一个受外加电压极性控制的开关。,当uI=UIL时,D导通,uO=0.7=UOL 开关闭合,二、二极管开关特性,2.2 半导体二极管和三极管的开关特性,假定:UIH=VCC ,UIL=0,当uI=UIH时,D截止,uo=VCC=UOH 开关断开,2.2 半导体二极管和三极管的开关特性,一、双极型三极管结构,2.2.2 双极型三极管的开关特性,因有电子和空穴两种载流子参与导电过程,故称为双极型三极管。,2.2 半导体二极管和三极管的开关特性,二、双极型三极管输入特性,双极型三极管的应用中,通常是通过b,e间的电流iB控制c,e间的电流iC实现其电路功能的。因此,以b,e间的回路作为输入回路,c,e间的回路作为输出回路。,输入回路实质是一个PN结,其输入特性基本等同于二极管的伏安特性。,2.2 半导体二极管和三极管的开关特性,三、双极型三极管输出特性,放大区:发射结正偏,集电结反偏;ubeuT, ubcVT, ubcVT;深度饱和状态下,饱和压降UCEs 约为0.2V。,2.2 半导体二极管和三极管的开关特性,四、双极型三极管开关特性,利用三极管的饱和与截止两种状态,合理选择电路参数,可产生类似于开关的闭合和断开的效果,用于输出高、低电平,即开关工作状态。,当uI=UIL时,三极管截止,uO=Vcc=UOH 开关断开,假定:UIH=VCC ,UIL=0,当uI=UIH时,三极管深度饱和,uo=USEs=UOL 开关闭合,MOS管是金属氧化物半导体场效应管的简称。(Metal-Oxide-Semiconductor Field-Effect Transistor) 由于只有多数载流子参与导电,故也称为单极型三极管。,2.2 半导体二极管和三极管的开关特性,一、MOS管结构,2.2.3 MOS管的开关特性,NMOS管电路符号,PMOS管电路符号,2.2 半导体二极管和三极管的开关特性,二、MOS管开关特性,NMOS管的基本开关电路,当uI=UIL时,MOS管截止,uO=VDD=UOH 开关断开,当uI=UIH时,MOS管导通,uo=0=UOL 开关闭合,选择合适的电路参数,则可以保证,2.3 分立元件门电路,一、二极管与门,Y=AB,2.3 分立元件门电路,二、二极管或门,Y=A+B,2.3 分立元件门电路,三、三极管非门,输入为低,输出为高; 输入为高,输出为低。,利用二极管的压降为0.7V,保证输入电压在1V以下时,开关电路可靠地截止。,2.4 TTL门电路,TTL非门典型电路,一、74系列门电路,推拉式输出级作用:降低功耗,提高带负载能力,2.4 TTL门电路,TTL与非门典型电路,区别:T1改为多发射极三极管。,2.4 TTL门电路,TTL或非门典型电路,区别:有各自的输入级和倒相级,并联使用共同的输出级。,2.4 TTL门电路,二、74S系列门电路,74S系列又称肖特基系列。采用了抗饱和三极管,或称肖特基晶体管,是由普通的双极型三极管和肖特基势垒二极管SBD组合而成。SBD的正向压降约为0.3V,使晶体管不会进入深度饱和,其Ube限制在0.3V左右,从而缩短存储时间,提高了开关速度。,抗饱和三极管,2.4 TTL门电路,三、TTL系列门电路,74:标准系列;,74H:高速系列;,74S:肖特基系列;,74LS:低功耗肖特基系列;74LS系列成为功耗延迟积较小的系列。74LS系列产品具有最佳的综合性能,是TTL集成电路的主流,是应用最广的系列。,性能比较好的门电路应该是工作速度既快,功耗又小的门电路。因此,通常用功耗和传输延迟时间的乘积(简称功耗延迟积)来评价门电路性能的优劣。功耗延迟积越小,门电路的综合性能就越好。,74AS:先进肖特基系列;,74ALS:先进低功耗肖特基系列。,2.4 TTL门电路,74LS系列常用芯片,与门,或门,异或门,2.4 TTL门电路,2.4 TTL门电路,四、TTL门电路的重要参数,1.电压传输特性:输出电压跟随输入电压变化的关系曲线。,测试电路,电压传输特性,低电平输入电压UIL,max0.8V 高电平输入电压UIH,min2V 低电平输出电压UOL,max0.5V 高电平输出电压UOH,min2.7V,74LS系列门电路标准规定:,2.4 TTL门电路, 实际应用中,由于外界干扰、电源波动等原因,可能使输入电平UI偏离规定值。为了保证电路可靠工作,应对干扰的幅度有一定限制,称为噪声容限。,2.输入噪声容限,高电平噪声容限是指在保证输出低电平的前提下,允许叠加在输入高电平上的最大噪声电压(负向干扰),用UNH表示:,低电平噪声容限是指在保证输出高电平的前提下,允许叠加在输入低电平上的最大噪声电压(正向干扰),用UNL表示:,UNL = UIL,maxUIL,UNH = UIHUIH,min,UOH,min,UIH,min,UNH,UIL,max,UOL,max,UNL,2.4 TTL门电路,输入低电平噪声容限:UNL=UIL,maxUOL,max 输入高电平噪声容限:UNH=UOH,minUIH,min,74LS系列门电路前后级 联时的输入噪声容限为:,UNL=0.8V0.5V=0.3V UNH=2.7V2.0V=0.7V,5V,2.7V,0.5V,0V,5V,2V,0.8V,0V,2.4 TTL门电路,3.扇出系数,扇出系数N是指门电路能够驱动同类门的数量。,要求:前级门在输出高、低电平时,要满足其输出电流IOH和IOL均大于或等于N个后级门的输入电流的总和。,计算:输出为高电平时,可以驱动同类门的数目N1; 输出为低电平时,可以驱动同类门的数目N2; 扇出系数min(N1,N2)。,低电平输入电流IIL,max-0.4mA 高电平输入电流IIH,max20A 低电平输出电流IOL,max8mA 高电平输出电流IOH,max-0.4mA,74LS系列门电路标准规定:,2.4 TTL门电路,例:如图,试计算74LS系列非门电路G1最多可驱动多少个同类门电路。,解: G1输出为低电平时,可以驱动N1个同类门;,应满足 IOL N1 |IIL|, G1输出为高电平时,可以驱动N2个同类门;, Nmin(N1,N2) 20,N1 IOL / |IIL| 8mA/0.4mA 20,应满足 |IOH| N2 IIH,N2 |IOH| / IIH 0.4mA/20A 20,2.4 TTL门电路,五、集电极开路的门电路(OC门),“线与”,推拉式输出级并联,1.“线与”的概念,2.4 TTL门电路,普通的TTL门电路不能将输出端直接并联,进行线与。解决这个问题的方法就是把输出极改为集电极开路的三极管结构。,OC门电路在工作时需外接上拉电阻和电源。只要电阻的阻值和电源电压的数值选择得当,就可保证输出的高、低电平符合要求,输出三极管的负载电流又不至于过大。,2.OC门的电路结构和逻辑符号,2.4 TTL门电路,3.OC门的“线与”功能,2.4 TTL门电路,当n个前级门输出均为高电平,即所有OC门同时截止时,为保证输出的高电平不低于规定的UOH,min值,上拉电阻不能过大,其最大值计算公式:,4.外接上拉电阻RU的计算方法,2.4 TTL门电路,当n个前级门中有一个输出为低电平,即所有OC门中只有一个导通时,全部负载电流都流入导通的那个 OC门,为确保流入导通OC门的电流不至于超过最大允许的IOL,max值,RU值不可太小,其最小值计算公式:,2.4 TTL门电路,5.OC门的应用,实现线与。 可以简化电路,节省器件。,实现电平转换。 如图所示,可使输出高电平变为10V。,用做驱动器。 如图是用来驱动发光二极管的电路。,2.4 TTL门电路,六、三态输出门电路(TS门),1.三态门的电路结构和逻辑符号,输出有三种状态: 高电平、低电平、高阻态。,控制端或使能端,2.4 TTL门电路,高电平有效,低电平有效,两种控制模式:,2.4 TTL门电路,2.三态门的应用,数据总线结构 只要控制各个门的EN端轮流为1,且任何时刻仅有一个为1,就可以实现各个门分时地向总线传输。,实现数据双向传输 EN=1,G1工作,G2高阻,A经G1反相送至总线; EN=0,G1高阻,G2工作,总线数据经G2反相从Y端送出。,2.4 TTL门电路,七、TTL门电路多余输入端的处理,1.与非门的处理,“1”,悬空,2.或非门、与或非门的处理,“0”,(1)CMOS电路的工作速度比TTL电路的低。 (2)CMOS带负载的能力比TTL电路强。 (3)CMOS电路的电源电压允许范围较大,约在318V,抗干扰能力比TTL电路强。 (4)CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W,中规模集成电路的功耗也不会超过100W。 (5)CMOS集成电路的集成度比TTL电路高。 (6)CMOS电路容易受静电感应而击穿,在使用和存放时应注意静电屏蔽,焊接时电烙铁应接地良好,尤其是CMOS电路多余不用的输入端不能悬空,应根据需要接地或接高电平。,2.5 CMOS门电路,CMOS电路的特点:,常用CMOS逻辑门器件系列: 4000系列; 74HC系列高速CMOS系列。 ,2.5 CMOS门电路,一、MOS管的开关特性,输入低电平,NMOS管截止; 输入高电平,NMOS管导通。,输入低电平,PMOS管导通; 输入高电平,PMOS管截止。,2.5 CMOS门电路,二、CMOS非门,2.5 CMOS门电路,CMOS非门电压传输特性,CMOS非门电流传输特性,CMOS反相器的传输特性接近理想开关特性, 因而其噪声容限大,抗干扰能力强。,2.5 CMOS门电路,三、CMOS与非门(P并N串),2.5 CMOS门电路,四、CMOS或非门(P串N并),特点:需外接上拉电阻。 应用:与OC门类似, 输出端可以并接,实现“线与”功能; 实现电平转换。,2.5 CMOS门电路,五、漏极开路的CMOS门电路(OD),2.5 CMOS门电路,六、CMOS传输门和双向模拟开关,C0、 ,TN和TP截止,相当于开关断开。 C1、 ,TN和TP导通,相当于开关接通,uoui。,由于T1、T2管的结构形式是对称的,即漏极和源极可互易使用,因而CMOS传输门属于双向器件,它的输入端和输出端也可互易使用。,2.5 CMOS门电路,七、CMOS三态输出门,电路的输出有高阻态、高电平和低电平3种状态,是一种三态门。, 时,TP2、TN2均截止,Y与地和电源都断开了,输出端呈现为高阻态。 时,TP2、TN2均导通,TP1、TN1构成反相器。,1.CMOS三态门之一,2.5 CMOS门电路, 时,TG截止,输出端呈现高阻态。 时,TG导通, 。,2. CMOS三态门之二

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论