《计数器及其应用》PPT课件.ppt_第1页
《计数器及其应用》PPT课件.ppt_第2页
《计数器及其应用》PPT课件.ppt_第3页
《计数器及其应用》PPT课件.ppt_第4页
《计数器及其应用》PPT课件.ppt_第5页
已阅读5页,还剩22页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

实验2.7 计数器,预习要求 实验目的 实验器件 实验原理 实验内容 实验报告 思考题,预习要求,1、复习有关计数器部分内容 2、绘出各实验内容的详细线路图 3、拟出各实验内容所需的测试记录表格 4、查手册,给出并熟悉实验所用各集成块的引脚排列图。,实验目的,1学习用集成触发器构成计数器的方法。 2熟悉中规模集成十进制计数器的逻辑功能及使用方法。 3了解集成译码器及显示器的应用。,实验器件,EEL-08组件或数字电路实验箱 示波器 双D触发器74LS74 同步十进制可逆计数器74LS192 2输入四与非门74LS00。,实验原理,计数器是一种重要的时序逻辑电路,它不仅可以计数,而且可用作定时控制及进行数字运算等。 1、按计数功能计数器可分: 加法、减法和可逆计数器 2、按计数体制可分为: 二进制和任意进制计数器 任意进制计数器中常用的是十进制计数器。 3、根据计数脉冲引入的方式分为: 同步和异步计数器,1、用D触发器构成异步二进制加法计数器和减法计数器,下图是利用四只触发器构成的四位二进制异步加法计数器,它的连接特点是将每只D触发器接成T触发器形式,再由低位触发器的Q端和高一位的CP端相连接,即构成异步计数方式。(74LS74),若把上图稍加改动,即将低位触发器的Q端和高一位的CP端相连接,即构成了减法计数器。,图 二进制加法计数器的工作波形图,表 加法计数器状态表,2、中规模十进制计数器,中规模集成计数器品种多,功能完善,通常具有予置、保持、计数等多种功能。 74LS192是同步十进制可逆计数器,具有双时钟输入,可以执行十进制加法和减法计数,并具有清除和置数等功能,其逻辑逻辑功能表如下图所示。,74LS192引脚图,3、计数器的级联使用,一个十进制计数器只能表示09十个数,为了扩大计数器范围,常用多个十进制计数器级联使用。 同步计数器往往设有进位(或借位)输出端,故可选用其进位(或借位)输出信号驱动下一级计数器。 由74LS192利用进位输出控制高一位的CPU端构成的加数级联图如下:(CC40192),计数器的级联图,4、实现任意进制计数,(1) 用复位法获得任意进制计数器 假定已有N进制计数器, 而需要得到一个M进制计数器 时,只要MN,用复位法使 计数器计数到M时置“0”, 即获得M进制计数器。如右图 所示为一个由CC40192十进制 计数器接成的6进制计数器。,复位法的基本思想,计数器的起始点总是从Q3 Q2 Q1 Q00000开始,当计数到设定值时,由状态端Q3 Q2 Q1 Q0产生相关信号给复位端,使Q3 Q2 Q1 Q0重新回到0000状态,然后再次计数。,(2) 利用预置功能获M进制计数器,右图为用三个CC40192组成的421进制计数器。 外加的由与非门构成的 锁存器可以克服器件计数速度的离散性,保证在反馈置“0”信号作用下计数器可靠置“0”。,置数法的基本思想,D3D0值是计数的起点,当计数到设定值时,由状态端Q3 Q2 Q1 Q0产生相关信号给置数端,使Q3 Q2 Q1 Q0重新回到起始状态,然后再次计数。,用“反馈置数”方式组成零为有效状态的任意进制递减计数器,对十进制递减计数器而言,“0”状态之后,一定是状态“9”,我们可以利用QD和QA相“与非”后,完成任意进制置数。即利用“9”状态出现的瞬间之特征(QD=QA=1),借助置数控制端LOAD和置数输入端A,B,C,D,将“9”置换为任意进制数“N”。,5、特殊12进制计数器,74LS192 (1),74LS192 (2),6译码及显示,计数器输出端的状态反映了计数脉冲的多少,为了把计数器的输出显示为相应的数,需要接上译码器和显示器。计数器采用的码制不同,译码器电路也不同。,二十进制译码器用于将二十进制代码译成十进制数字,去驱动十进制的数字显示器件,显示09十个数字,由于各种数字显示器件的工作方式不同,因而对译码器的要求也不一样。中规模集成七段译码器用于共阴极显示器,可以与磷砷化数码管或配套使用。可以把8421编码的十进制数译成七段输出a、b、c、d、e、f、g,用以驱动共阴极。,七段共阴极显示器显示码,BCD锁存、7段译码、驱动器 CD4511,LED七个字段显示示意图,实验内容,1.用74LS74双D触发器构成四位二进制异步加法计数器。 2.测试十进制可逆计数器74LS192的逻辑功能 。 3用两片74LS192组成两位十进制加法计数器。按图2.7-3连接实验电路。输入计数脉冲,进行由0099累加计数,记录之。 4将两位十进制加法计数器改接成两位十进制减法计数器。实现由9900递减计数,记录之。 5用74LS192及74LS00构成六进制加法计数器。按自拟电路连接实验电路。 6.设计一个数字钟60进制计数器,并进行实验.,60进制计数器,实验用芯片,双D触发器74LS74, 片引脚图如右: 双JK触发器74LS192, 片脚图如右:,7段译码器 CD4511, 片引脚图如右:,实验报告,1整理实验数据,并画出波

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论