数字电路从零开始05.ppt_第1页
数字电路从零开始05.ppt_第2页
数字电路从零开始05.ppt_第3页
数字电路从零开始05.ppt_第4页
数字电路从零开始05.ppt_第5页
已阅读5页,还剩32页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第五章 触发器,5.1 基本触发器 一、基本RS触发器 1用与非门组成的基本RS触发器 (1)电路结构:由门电路组成的,它与组合逻辑电路的根本区别在于,电路中有反馈线,即门电路的输入、输出端交叉耦合。,触发器有两个互补的输出端,,(2)逻辑功能,(3)波形分析 例5.1.1 在用与非门组成的基本RS触发器中,设初始状态为0,已 知输入R、S的波形图,画出两输出端的波形图。,解:由表5.1.1知,当R、S都为高电平时,触发器保持原状态不变;当S 变低电平时,触发器翻转为1状态;当R 变低电平时,触发器翻转为0状态;不允许R、S同时为低电平。,2用或非门组成的基本RS触发器,这种触发器的触发信号是高电平有效,因此在逻辑符号的输入端处没有小圆圈。,波形分析:,基本触发器的特点总结:,(1)有两个互补的输出端,有两个稳定的状态。 (2)有复位(Q=0)、置位(Q=1)、保持原状态三种功能。 (3)R为复位输入端,S为置位输入端,可以是低电平有效,也可以是高电平有效,取决于触发器的结构。 (4)由于反馈线的存在,无论是复位还是置位,有效信号只需要作用很短的一段时间,即“一触即发”。,二、 同步RS触发器,给触发器加一个时钟控制端CP,只有在CP端上出现时钟脉冲时,触发器的状态才能变化。这种触发器称为同步触发器。 1同步RS触发器的电路结构,2逻辑功能,当CP0时,控制门G3、G4关闭,触发器的状态保持不变。 当CP1时,G3、G4打开,其输出状态由R、S端的输入信号决定。,同步RS触发器的状态转换分别由R、S和CP控制,其中,R、S控制 状态转换的方向;CP控制状态转换的时刻。,3触发器功能的几种表示方法,触发器的功能除了可以用功能表表示外,还有几种表示方法: (1)特性方程 由功能表画出卡诺图得特性方程:,(2)状态转换图 状态转换图表示触发器 从一个状态变化到另一 个状态或保持原状不变 时,对输入信号的要求。,(3)驱动表 驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时,对输入信号的要求。,(4)波形图 触发器的功能也可以用输入输出波形图直观地表示出来。,4同步触发器存在的问题空翻,由于在CP=1期间,G3、G4门都是开着的,都能接收R、S信号,所以,如果在CP=1期间R、S发生多次变化,则触发器的状态也可能发生多次翻转。 在一个时钟脉冲周期中,触发器发生多次翻转的现象叫做空翻。,5.2 主从触发器,由两级同步RS触 发器串联组成。 G1G4组成从触 发器,G5G8组 成主触发器。 CP 与CP互补, 使两个触发器工 作在两个不同的 时区内。,一、 主从RS触发器 1电路结构,2工作原理,主从触发器的触发翻转分为两个节拍: (1)当CP1时,CP0,从触发器被封锁,保持原状态不变:主触发器工作,接收R和S端的输入信号。 (2)当CP由1跃变到0时,即CP=0、CP1。主触发器被封锁,输入信号R、S不再影响主触发器的状态;从触发器工作,接收主触发器输出端的状态。 特点:(1)主从触发器的翻转是在CP由1变0时刻(CP下降沿)发生的。 (2)CP一旦变为0后,主触发器被封锁,其状态不再受R、S影响,因此不会有空翻现象。,二、 主从JK触发器,主从RS触发器的缺点: 使用时有约束条件 RS=0。,1电路结构,为此,将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门,这样,就构成了JK触发器。,2逻辑功能,(1)功能表:,(2)特性方程:,(3)状态转换图,(4)驱动表,例5.2.1 已知主从JK触发器J、K的波形如图所示,画出输出Q的波形图(设初始状态为0)。,在画主从触发器的波形图时,应注意以下两点: (1)触发器的触发翻转发生在时钟脉冲的触发沿(这里是下降沿) (2)判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。,3主从T触发器和T触发器,如果将JK触发器的J和K相连作为T输入端就构成了T触发器。 T触发器特性方程:,当T触发器的输入控制端为T=1时,称为T触发器。 T触发器的特性方程为:,4主从JK触发器存在的问题一次变化现象,例5.2.2 已知主从JK触发器J、K的波形如图所示,画出输出Q的波形图(设初始状态为0)。 解:画出输出波形如图示。,由此看出,主从JK触发器在CP=1期间,主触发器只变化(翻转)一次,这种现象称为一次变化现象。,5.3 边沿触发器,一、维持阻塞边沿D触发器 1D触发器的逻辑功能 D触发器只有一个触发输入端D,因此,逻辑关系非常简单;,D触发器的特性方程为:Qn+1=D,D触发器的状态转换图:,D触发器的驱动表:,2维持阻塞边沿D触发器的结构及工作原理,(1)同步D触发器:,该电路满足D触发器 的逻辑功能,但有 同步触发器的空翻现象。,(2)维持阻塞边沿D触发器,为了克服空翻,并具有边沿触发器的特性,在原电路的基础上引入三根反馈线L1、L2、L3。,例5.3.1 已知维持阻塞D触发器的输入波形,画出输出波形图。,解:在波形图时,应注意以下两点: (1)触发器的触发翻转发生在CP的上升沿。 (2)判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 根据D触发器的功能表,可画出输出端Q的波形图。,(3)触发器的直接置0和置1端,RD直接置0端,低电平有效;SD直接置1端;低电平有效。,RD和SD不受CP和D信号的影响,具有最高的优先级。,二、CMOS主从结构的边沿触发器,1电路结构:由CMOS逻辑门和CMOS传输门组成主从D触发器。,由于引入了传输门,该电路虽为主从结构,却没有一次变化问题, 具有边沿触发器的特性。,2工作原理,触发器的触发翻转分为两个节拍: (1)当CP变为1时,TG1开通,TG2关闭。主触发器接收D信号。 同时,TG3关闭,TG4开通,从触发器保持原状态不变。 (2)当CP由1变为0时,TG1关闭,TG2开通,主触发器自保持。 同时,TG3开通,TG4关闭,从触发器接收主触发器的状态。,3 具有直接置0端RD和直接置1端SD的CMOS边沿D触发器,5.4 集成触发器,一、集成触发器举例 1TTL主从JK触发器74LS72,特点:(1)有3个J端和3个K端,它们之间是与逻辑关系。 (2)带有直接置0端RD和直接置1端SD,都为低电平有效,不用时应接高电平。 (3)为主从型结构,CP下跳沿触发。,2高速CMOS边沿D触发器74HC74 特点:(1)单输入端的双D触发器。 (2)它们都带有直接置0端RD和直接置1端SD,为低电平有效。 (3)为CMOS边沿触发器,CP上升沿触发。,二、触发器功能的转换,1.用JK触发器转换成其他功能的触发器 (1)JKD 分别写出JK触发器和D触发器的特性方程,比较得:,画出逻辑图:,(2)JKT(T),写出T触发器的特性方程:,与JK触发器的特性方程比较, 得:J=T,K=T。,令T=1,即可得T触发器。,2用D触发器转换成其他功能的触发器,(1)DJK 写出D触发器和JK触发器的特性方程:,比较两式,得:,画出逻辑图。,(2)DT 图(b) (3)DT 图(c),三、触发器应用举例,例5.4.1 设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关,谁的发光二极管亮,同时使其他人的抢答信号无效。,利用触发器的“记忆”作用,使抢答电路工作更可靠、稳定。,本章小结,1触发器有两个基本性质:(1)在一定条件下,触发器可维持在两种稳定状态(0或1状态)之一而保持不变;(2)在一定的外加信号作用下,触发器可从一个稳定状态转变到另一个稳定状态。 2描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。 3按照结构不同,触发器可分为: (1) 基本RS触发器,为电平触发方式。 (2) 同步触发器,为脉冲触发方式。 (3) 主从触发

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论