计算机组成原理第6章课件.ppt_第1页
计算机组成原理第6章课件.ppt_第2页
计算机组成原理第6章课件.ppt_第3页
计算机组成原理第6章课件.ppt_第4页
计算机组成原理第6章课件.ppt_第5页
已阅读5页,还剩38页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第六章 总线系统,6.1 总线的概念和结构形态 6.2 总线接口 6.3 总线的仲裁 6.4 总线的定时和数据传送模式 6.5 HOST总线和PCI总线 6.6 InfiniBand标准,第六章 总线系统,6.1 总线的概念和结构形态,6.1.1 总线的基本概念 6.1.2 总线的连接方式 6.1.3 总线的内部结构 6.1.4 总线结构实例,6.1.1 总线的基本概念,总线:构成计算机系统的互连机构,是多个系统功能部件之间进行数据传送的公共通路。 总线支持不同部件之间的地址、数据、控制三类信息的传送。,一个单处理器系统中的总线,大致分为三类: 内部总线 CPU内,连接各寄存器及运算器。 系统总线 连接CPU与存储器、I/O通道等。 I/O总线 连接各I/O设备。,1. 总线的特性,物理特性 指物理连接方式的规定。 如总线的根数、插头插座的形状和尺寸等。 功能特性 指总线中每一根的功能。 如它是数据、地址,还是控制线?,功能特性中,如果描述了n根地址线,则可直接访存的地址范围为0(2n1)。,物理特性 功能特性 电气特性 时间特性,1. 总线的特性(续),电气特性 规定每根线上信号的传递方向和有效电平范围。 从CPU发出的信号,称输出信号(OUT); 送入CPU的信号,称输入信号(IN)。 数据线可传送双向信号,地址、控制线只单向传送信号。,1. 总线的特性(续),时间特性 规定每根线上的信号什么时间有效。,访存时地址、控制、数据信号的时序关系,2. 系统总线的标准化,PC中,系统总线布设在主板上。 为什么主板能支持很多厂家的显卡? 原因是,系统总线是按标准制作的。 总线标准规定总线的物理特性、功能特性、电气特性和时间特性。 微机中的标准总线:ISA总线 、 EISA总线、 VESA总线、 PCI总线。,总线的主要参数 1.总线的带宽 (MB/s) 一定时间内总线上可传送的数据量 2.总线的位宽 总线能同时传送的数据位数。 即我们常说的32位、64位等总线宽度的概念。 3.总线的工作时钟频率 (MHz) 总线的时钟频率,总线带宽,总线传输数据的速度。单位:MB/s 例:(1)某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个总线时钟周期,总线时钟频率为33MHz,则总线带宽是多少? (2)如果一个总线周期中并行传送64位数据,总线时钟频率升为66MHz,则总线带宽是多少? 解:(1)带宽= =4f =4B33106 /s =132MB/s。 (2) 带宽=64f =8B66106 /s = 528MB/s。,6.1.2 总线的连接方式,I/O设备的种类有很多。 键盘、鼠标、软盘、硬盘、显示器等。 I/O设备的结构、数据传送速度都有差别。 I/O设备直接连到总线是不可以的。 适配器(又称接口) 可使CPU、设备分别以自己的速度工作; 完成CPU与设备的数据传送和控制。 单机系统中总线结构的两种基本类型: 单总线和多总线。,单总线结构,各部件公用同一个总线; 任何时刻,只允许一对部件进行数据传送; 主存和IO设备统一编址; 如果IO设备可指定地址,则可不经CPU访存,这叫DMA。 一个部件要发起数据传送,必须先获得总线控制权。,play,多总线:在CPU、主存、I/O之间互联采用多条总线。,图6.2 多总线结构,CPU和cache之间采用高速的CPU总线 。,主存连在系统总线上,高速总线上可以连接高速LAN(100Mb/s局域网)、视频接口、图形接口、SCSI接口(支持本地磁盘和其他外设)、Firewire接口(支持大容量I/O设备),高速总线通过扩充总线接口与扩充总线相连,扩充总线上可以连接串行方式工作的I/O设备,通过桥CPU总线、系统总线和高速总线彼此相连。桥实质上是一种具有缓冲、转换、控制功能的逻辑电路,6.1.4 总线的内部结构,早期的单总线可看作CPU引脚的延伸。,play,“CPU引脚延伸”的缺陷, CPU是总线控制的主角; 现在接口中增加DMA控制器,但仍无法支持多个CPU的系统; 总线与CPU引脚相关,通用性差。,现代的总线观,主板,追求与结构、CPU、技术无关的开发标准,完成几个总线请求者之间的协调与仲裁,奔腾PC主板,play,北桥,南桥,6.2 总线接口,6.2.1 信息的传送方式 6.2.2 接口的基本概念,6.2.1 信息的传送方式,位信息的表示方法 用持续的高电位(或低电位)表示1(或0); 3.5V5V 1 0 1.2V 0 用有(或无)脉冲表示1(或0)。,6.2.1 信息的传送方式(续),信息传送的三种方式 串行传送 沿一根线,用“有无脉冲”顺序地传送数据的各个位。 并行传送 用一组线,各位同时沿不同的线传送。 分时传送 不同性质或不同部件的二进制数在不同的总线周期里传送。, 串行传送, 并行传送,电位表示;比串行传送快; 主板总线一般采用并行传送。, 分时传送,先发地址,后发数据,两种概念: 总线复用方式,某个传输线上既传送地址信息,又传送数据信息。 共享总线的部件分时使用总线,6.2.2 接口的基本概念,接口是CPU、内存、外设与总线之间的转换器。 内存、外设有自己的控制器。 要连到总线上,还需要接口(电路)。,图6.7 外围设备的连接方法,接口的功能,控制 接收总线传来的控制信息,向控制器发指示。 缓冲 缓冲总线传来的数据,或部件传来的数据。 状态 保存部件的工作状态,供其他部件查询。 转换 数据转换。例如并行数据与串行数据的转换。 整理 程序中断 外设请求CPU服务时,接口发出中断请求。,接口的“两面性”,与系统总线的“一面”; 一般是并行传送。 与外设控制器的“一面”。 也采用并行传送时,称接口为并行数据接口; 采用串行传送时,称接口为串行数据接口。,例:串行传送时,每秒传送的位数称波特率。若数据传送速率为120字符/秒,每字符包含10位(1个起始位、8个数据位和1个停止位)。计算波特率,以及位传送周期。,解:波特率为10位120字符/秒1200波特。 位传送周期为1/1200 0.000833(秒)。,6.3 总线仲裁、定时和数据传送模式,对于总线的两个部件,一个为主方,另一个为从方。 只有主方有权启动一个总线周期,从方只能响应主方的请求。 当多个可作主方的设备请求总线控制,谁优先? 公平策略 例,多CPU系统中,CPU之间是平等的。 优先级策略 I/O设备之间一般有不同的总线请求优先级。 主方持续控制总线的时间,称为总线占用期。 总线的仲裁方式分为集中式仲裁和分布式仲裁两类。,什么是集中式仲裁?,总线仲裁部件 中央仲裁器 每个功能模块有两根线连到中央仲裁器。 送仲裁器的总线请求线(BR, Bus Request); 仲裁器送来的总线授权线(BG,Bus Grant)。 实现方案 链式查询方式; 计数器定时查询方式; 独立请求方式。,链式查询方式, BS(Bus State)1时,总线正被某设备使用。 有一个接口使BR为1且BS为0时,仲裁器置BG为1。 接口发现BG为1,置BS为1,撤消BR,不再传递BG。,优点:BG线只有一根。 缺点:接口优先级固定;故障敏感;优先级低的接口可能长期无法使用总线。,计数器定时查询方式,BR为1且BS为0时,仲裁器的计数器开始计数,并从“设备地址”发出计数值;接口发现设备地址与自己的相同时,置BS为1,撤消BR。仲裁器发现BS为1,停止计数。,计数初值为0;初值为上次停止值;允许程序设置初值。,独立请求方式,响应时间快;优先次序的控制比较灵活;还可屏蔽某些设备的请求。,在单CPU系统中,中央仲裁器又称总线控制器,属于CPU一部分。,play,什么是分布式仲裁?,没有中央仲裁器; 每个潜在的主方都有仲裁器; 共用一个“仲裁总线”; 有总线请求时,将自己仲裁器的编号放在“仲裁总线”上; 发现自己的编号小,则撤消自己的编号; 最后,获胜者的编号留在“仲裁总线”上。,集中式仲裁 总线仲裁部件 中央仲裁器 分布式仲裁 没有中央仲裁器;每个潜在的主方都有仲裁器;,总线的定时,总线的一次信息传送,大致分5个阶段: 请求总线; 总线仲裁; 寻址(即发送地址到地址总线); 信息传送(即发送数据到数据总线); 状态返回(或错误报告)。 主方和从方的动作有时序关系。 规定事件出现在总线上的时序关系,称总线定时。,总线定时,总线定时是总线系统的又一核心问题。主方、从方的操作必须制订定时协议 。 通常采用同步定时与异步定时两种方式。 在同步定时协议中,事件出现在总线上的时刻由总线时钟信号来确定,总线周期的长度是固定的。 在异步定时协议中,后一事件出现在总线上的时刻取决于前一事件的出现,建立在应答式或互锁机制基础上,不需要统一的公共时钟信号。在异步定时中,总线周期的长度是可变的。,总线的数据传送模式,读、写操作 主方与从方间的数据传送。 块传送操作 给出块的起始地址,顺序读(写)多个数据。 例:CPU-存储器之间的猝发式传送。 “写后读”、“读后写”操作 给出地址后,先写入后读出,用于校验。 给出地址后,先读出后写入,用于共享资源的保护。 广播、广集操作 广播:主方向多个从方传送数据(写); 广集:多个从方向主方传送数据(读),例:检测中断源。,多总线结构的示意图,HOST总线 PCI总线 LAGACY总线,“宿主”总线,也称CPU总线、系统总线、主存总线,ISA,EISA,MCA等性能较低的传统总线,支持中低速I/O设备,桥连接两条总线,使彼此间相互通信。,HOST桥是PCI总线控制器,含有中央仲裁器,PCI总线,PCI是与CPU无关的外围总线。 连接到PCI总线的设备,称PCI设备。 使用PCI/PCI桥或HOST/PCI桥,系统中可包含多个PCI总线。 总线定时方式采用同步时序协议。 总线仲裁方式采用集中式仲裁。 PCI总线的基本传输机制是猝发式传送。,本章小结,总线是构成计算机系统的互连机构,是多个系统功能部件之间进行数据传送的公共通道,并在争用资源的基础上进行工作。 总线有物理特性、功能特性、电气特性、时间特性,因此必须标准化。微型计算机系统的标准总线从ISA总线、EISA总线、VESA总线发展到PCI总线。衡量总线性能的重要指标是总线带宽,它定义为总线本身所能达到的最高传输速率。 计算机系统中,总线传输信息可采用并行传送、 串行传送和复用传送。 各种外围设备必须通过“接口”与总线相连。接口在两个功能部件间起着缓冲器和转换器的作用,以便实现彼此之间的信息传送。 总线仲裁是总线系统的核心问题之一。总线仲裁部件通过采用优先级策略或公平策略,选择一个主设备作为总线的主方,接管总线控制权。 总线仲裁分为集中式仲裁和分布式仲裁。集中式仲裁方式必有一个中央仲裁器,它受理所有功能模块的总线请求,按优先原则或公平原则进行排队,然后仅给一个功能模块发出授权信号。分布式仲裁不需要中央仲裁器,每个功能模块都有自己的仲裁号和仲裁器。通过分配优先级仲裁号,每个仲裁器将仲裁总线上得到的仲裁号与自己的仲裁号进行比较,从而获得总线控制权。,本章小结,总线定时是总线系统的又一核心问题。主方、从方的操作必须制订定时协议 。 通常采用同步定时与异步定时两种方式。 在同步定时协议中,事件出现在总线上的时刻由总线时钟信号来确定,总线周期的长度是固定的。 在异步定时协议中,后一事件出现在总线上的时刻取决于前一事件的出现,建立在应答式或互锁机制基础上,不需要统一的公共时钟信号。在异步定时中,总

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论