[毕业设计精品]高速雷达数据采集系统的fpga设计

目录摘要引言1第一章系统的背景及功能的描述211系统的背景及功能的描述2第二章数据采集系统的设计421系统的结构设计4211术语定义和数据组织422硬件设计4221精细采集模块结构4222通信接口部分623软件设计7231FPGA内部功能模块分析7232采集控制模块8第三章FPGA在系统中的应用931时钟及相关网络932双端口RAM933控制逻辑9第四章FPGA的完成工作1041采集波门的产生1042方位寄存器和距离寄存器1043记录当前方位和当前距离1044波门的产生和终止1145在每帧数据开始时添加标志位1146精细采集数据的存储1147数据传输12A1结论16致谢17参考文献18A0高速雷达数据采集系统的FPGA设计摘要数据采集技术是信号处理的一个非常重要的环节，广泛应用于通信、雷达、图像处理等领G3507G452在数据采集系统的前端数G4395信号处理G708G71G76G74G76G87G68G79G86G76G74G81G68G79G83G85G82G70G72G86G86G76G81G74，G39G54PG709G1025，G3926FFG55、FG44R、G44G44RG9400波等，G1209G5460一G14336G18129是G2045用G39G54P内部的硬件G1068G8873器加软件控制G7481G4466G10628G452G39G54P的G5049G1328方G5347是通G17819内部的G38PG56G17892G7477G6203G15904软件G6363G1208G7481G4448G6116G2520G12193G17828G12651和逻辑功能的，在G6502G19443G5347G1030G15904G6363G1208G6203G15904方G5347G991，G5049G1328G17907G5242和G6940G10587G1075G4570G3835G6183G6252G6199G452G1038G1114G6564G20652数G4395信号处理G17907G5242，G10628在一G1135G4466G10628G999用G12651G8873的G39G54P模块和通信接口G1075G11013FPGAG6122G13785G38PG47G39G4466G10628G452常用的数据采集方G7708G5460G5460采用G2345G10267G7438G6122G39G54PG11数G4395信号处理器G12G1328G1038控制器，控制AG39G38G11模G16数G17728G6454器G12、存储器和G1866G1194G3818G3272G11017G17347的G5049G1328G452G1306G11013于G2345G10267G7438G7424G17535的G6363G1208G2620G7411G1209及处理G17907G5242的G5445G2721，G19602G1209达G2052G3822通G17959G20652G17907数据采集系统的要G8726，G39G54PG15441G9994G2499G1209G4466G10628G17751G20652G17907的数据采集，G1306G1866G17907G5242G6564G20652的G2528时，G1075G6564G20652G1114系统的G6116G7424G727G5194G1000G2345G10267G7438和G39G54P的G2520G12193功能要G19764软件的G17828G15904G7481G4466G10628，G6203G15904的G17907G5242和G6940G10587G17751G1314，软件G17828G15904时G19400在G6984个采G7691时G19400G1025G2356G5468G3835的G8616G1375G452G13792FPGAG11G10628G3342G2499G13546G12255门G19465G2027G12在G20652G17907数据采集方面有G2345G10267G7438和G39G54P无G8873G8616拟的优势，FPGA具有时钟频G10587G20652，内部延时小，全部控制逻辑G11013硬件G4448G6116，G17907G5242快，G6940G10587G20652，组G6116形G5347灵活等特点G452G7424文G6564出G1114一G12193用于雷达回波信号采集的G20652G17907雷达数据采集系统的设计方G8873G452该系统G11013FPGA芯G10267之G19400的逻辑控制，具有设计灵活、结构简G2345、G4466时性G20652、G2499G19764性G20652等特点，G4466G10628G1114对数十兆赫的回波信号进G15904的采G7691和存储G452关键词G20652G17907雷达G727数据采集系统G727G10628G3342G2499G13546G12255门G19465G2027A2DESIGNOFHIGHSPEEDRADARDATASAMPLINGSYSTEMBASEDONFPGAABSTRACTTHEDATACOLLECTTECHNOLOGYISAVERYIMPORTANTLINKOFSIGNALTREATMENT,APPLIESTOFIELDSSUCHASCOMMUNICATION,RADAR,IMAGETREATMENTBROADLYINDATACOLLECTSYSTEMFOREENDDIGITALSIGNALPROCESSINGDIGITALSIGNALPROCESSING,DSP,IFFFT,FIR,IIRWAVEFILTERINGETC,BETOMAKEUSEOFTHEINTERNALDSPHARDWAREMULTIPLIERTOADDASOFTWARECOMETOCOMETRUEUNDERTHECONTROLOFINTHEPASTINGENERALTHEDSPMECHANICSISTOACCOMPLISHTHEVARIOUSARITHMETICANDLOGICFUNCTIONBYTHEFACTTHATINTERNALCPUCARRIESOUTASOFTWAREARTICLEBYARTICLECOMINGINSTRUCTION,THEOPERATINGRATEANDEFFICIENCYCANTWILLBIGUNDERQUEUINGSYSTEMSERIALINSTRUCTIONIMPLEMENTATIONWAY,SELLINGATADISCOUNTFORIMPROVINGDIGITALSIGNALPROCESSINGSPEED,THEDSPMODULEANDCOMMUNICATIONINTERFACEREALIZINGTHESPECIALUSEALGORITHMREALIZEAFEWNOWALSOFROMFPGAORCPLDTHECOMMONLYUSEDDATAACQUISITIONPLANOFTENUSESTHEMONOLITHICINTEGRATEDCIRCUITORDSPDIGITALSIGNALPROCESSORTAKESTHECONTROLLER,CONTROLSADCMOLDNUMBERSWITCH,THEMEMORYANDOTHERPERIPHERYELECTRICCIRCUITWORKBUTASARESULTOFTHEMONOLITHICINTEGRATEDCIRCUITITSELFINSTRUCTIONCYCLEASWELLASTHEPROCESSINGSPEEDINFLUENCE,ACHIEVESTHEMULTICHANNELHIGHSPEEDDATAGATHERINGSYSTEMWITHDIFFICULTYTHEREQUEST,DSPALTHOUGHMAYREALIZETHEHIGHSPEEDDATAACQUISITION,BUTITSSPEEDENHANCESATTHESAMETIME,ALSOENHANCEDTHESYSTEMCOSTANDTHEMONOLITHICINTEGRATEDCIRCUITANDDSPEACHKINDOFFUNCTIONMUSTDEPENDONTHESOFTWARETHEMOVEMENTTOREALIZE,THEEXECUTIONSPEEDANDTHEEFFICIENCYARELOW,THESOFTWARERUNNINGTIMEACCOUNTSFORTHEVERYGREATPROPORTIONINTHEENTIRESAMPLINGTIMEBUTFPGASCENEPROGRAMMABLEGATEARRAYHASTHESUPERIORITYINTHEHIGHSPEEDDATAGATHERINGASPECTWHICHTHEMONOLITHICINTEGRATEDCIRCUITANDDSPAREUNABLETOCOMPARE,FPGAHASTHECLOCKFREQUENCYTOBEHIGH,THEINTERNALTIMEDELAYISSMALL,THECOMPLETELYCONTROLLOGICCOMPLETESBYTHEHARDWARE,THESPEEDISQUICK,THEEFFICIENCYISHIGH,COMPOSESTHEFORMNIMBLYANDSOONTHECHARACTERISTICSA3THEDESIGNOFHIGHSPEEDRADARDATASAMPLINGSYSTEMISINTRODUCEDINTHISPAPERHIGHSPEEDRADARDATAGATHERINGSYSTEMDESIGNMETHODLOGICCONTROLAMONGCHIPSINTHISSYSTEMISIMPLEMENTEDBYFPGAFIELDPROGRAMMABLEGATEARRAYTHISSYSTEMHASSOMECHARACTERISTICSVIVIDDESIGN,SAMPLECONSTRUCTION,HIGHREALTIMEFUNCTION,HIGHDEPENDABLEETC,WHICHHASREALIZEDSAMPLINGANDMEMORYTHATTHELOGARITHMICTENMEGAHERTZECHOSIGNALCARRIESOUTKEYWORDSHIGHSPEEDRADARDATASAMPLINGSYSTEMFPGAA3引言数据采集是数G4395信号处理G17819G12255G1025的一个重要环节，在G1314G17907数据采集领G3507，系统要G8726的采G7691G17907G10587G1314，数传输量小，系统的G4466G10628G17751容易，常用G2345G10267G7438系统G4448G6116数据采集、G1030G15904接口G4448G6116数据传输G727在G20652G17907数据采集领G3507，系统要G8726的采G7691G17907G10587G20652、采集精G5242G20652、数据传输量G3835，于是系统的抗干扰、数据的传输、数据的存储问题就G6116G1114系统构建必须克服的关键问题G452随着数据采集对G17907G5242性能的要G8726越G7481越G20652，传统采集系统的弊端就越G7481越明显G452G2345G10267G7438的时钟频G10587G17751G1314G1000需用软件G4466G10628数据采集，这使得采集G17907G5242和G6940G10587降G1314，此G3818软件G17828G15904时G19400在G6984个采G7691时G19400G1025G1075G2356G5468G3835的G8616G1375G452目标的识别需要G20652精G5242的数据，G1038G1114得G2052这G1135数据，必须G1209更G20652频G10587对回波进G15904采集G452G13792用于目标识别的精确数据所使用的采G7691频G10587通常需要达G205236MHZG6122更G20652，G1038G1114满足数据采集对G17907G5242的要G8726，G7424文就着重介绍G1114一G12193基于FPGA设计G4466G10628的G20652G17907数据采集系统G452系统使用的开窗采集是在目标检测G6116功G4448G6116的前G6564G991进G15904的G452它G2045用目标检测的结果，得G2052目标方位和距离信息，G9994后在G991一次雷达扫描G1025，在该方位和距离上形G6116脉冲G10381UG86的采集波门，G2045用这一采集波门控制采G7691G11017G17347模块，G4448G6116一次G20652采G7691频G10587、G20652精G5242的采集G452A4第一章系统的背景及功能的描述11系统的背景及功能的描述在许G3822仪器和控制系统G1025，G20652G17907数据采集G11017G17347是必不G2499少的，G1075是经常需要解决的问题G452我们设计的数据采集系统就G2499G1209通用在许G3822仪器和控制系统G1025G452数据采集G11017G17347设计方G8873G5468G3822，G1306G5460G5460离不开A/G39G17728G6454G11017G17347、数据缓存G11017G17347、控制逻辑G11017G17347、地址发生器、址译码G11017G17347等G452G13792数据缓存、控制逻辑、地址译码等G11017G17347通常是G11013RAM芯G10267、与非门、触发器、缓冲/驱动器等构G6116G452我们用G708FPGAG709G2499G13546G12255门G19465G2027G11017G17347G7481G4466G10628这G1135器件的功能G452数据传送的查询方G5347和G1025断方G5347G18129是在G38PG56的控制G991进G15904的，因G13792传输G17907G5242受G6363G1208G17828G15904G17907G5242G452直接存储器存取方G5347，即G39MAG11G39G76G85G72G70G87MG72MG82G85YAG70G70G72G86G86G12方G5347G452存储器与G3818设在G39MA控制器控制G991，直接传送数据G13792不通G17819G38PG56，传输G17907G10587主要取决于存储存取G17907G5242G452所G1209在G39MAG17819G12255G1025，数据传输G4448全G11013G39MA控制器控制，不G2356用G38PG56的时G19400G452随着G11017子技术的发展，在智能化系统G1025要G8726传送的数据量愈G7481愈G3835，G17907G5242愈G7481愈快，所G1209设计性能优良的G20652G17907数据采集G11017G17347一直是G11017子设计G1025的一个关键技术G452在G20652G17907数据采集系统G1025，若采用G6363G1208方G5347控制A/G39G17728G6454，则至少需要34G7477G6363G1208，当G6363G1208G6203G15904时G19400G3835于A/G39G17728G6454器的采G7691时G19400时，就会G7509G3835地G19492制A/G39G17728G6454器的G17907G5242G727若采用直接存储器存取，即G39MAG708G39G76G85G72G70G87MG72MG82G85YAG70G70G72G86G86G709传送方G5347，G2499G1209G7380G3835G19492G5242地达G2052A/G39G17728G6454器的G7380G20652采G7691G10587，G1306是这G12193方G5347需要有G999门的G39MA控制器，G2528时要G8726G38PG56G6915G6357这G12193接口，G11013于G2345G10267G7438一G14336不能和G999用的G39MA控制器直接接口，因此在G2345G10267G7438控制的G20652G17907数据采集系统G1025G39MA方G5347G5468G19602G4466G10628G452FPGAG11FG76G72G79G71PG85G82G74G85G68MMG68G69G79G72GG68G87G72AG85G85G68YG12即G10628G3342G2499G13546G12255门G19465G2027，它是在PAG47、GAG47、G40PG47G39等G2499G13546G12255器件的基G11796上进一G8505发展的产G10301G452FPGAG1866集G6116G16280模G8616G17751G3835，G17878用于时G5219、组G2524等G2520G12193逻辑G11017G17347应用G3342G2524，G1872有G1030、G5194G15904G5049G1328方G5347和G20652集G6116G5242、G20652G17907、G20652G2499G19764性等明显的特点，G1866时钟延G17843G2499达G13447G12198G13435，G2528时，在基于芯G10267的设计G1025G2499G1209G1955少芯G10267数量，G13565小系统G1319G12227，降G1314能G9316G9052G13803，G6564G20652系统的性能G6363标和G2499G19764性G452它是G1328G1038G999用集G6116G11017G17347G11AG54G44G38G12领G3507G1025的一G12193G2334定制G11017G17347G13792出G10628的，G7094解决G1114定制G11017G17347的不足，G2460克服G1114G2419有G2499G13546G12255器件门G11017G17347数有G19492的G13582点G452G13792G1000FPGAA4的G10628G3342G2499G13546G12255技术使G2499G13546G12255器件在使用上更G1038方G1427，G3835G3835G1955少G1114设计G17165用，降G1314G1114设计G20130G19517G452FPGA在通信、数据处理、网络、仪器、G5049G1006控制、G1903G1119和G14334G12366G14334G3837等G1259G3822领G3507得G2052G1114广泛应用G452随着功G13803和G6116G7424的进一G8505降G1314，FPGAG17836G4570进G1849更G3822的应用领G3507G452G3926G1321G4466G10628快G17907的时G5219G6922G6959、降G1314功G13803和G6116G7424、优化时钟G12661理G5194降G1314FPGA与PG38G37G5194G15904设计的G3809G7446性等问题，一直是采用FPGA的系统设计G5049G12255G5084需要G13783G15397的关键问题G452G3926G1182，随着FPGAG2533更G20652G4506G5242、更G3835容量、更G1314功G13803和集G6116更G3822G44P的方G2533发展，系统设计G5049G12255G5084在G1186这G1135优G5334性能G14731G11422的G2528时，不得不面对G11013于FPGA前所G7422有的性能和能G2159G8712G5191G13792G5114G7481的G7044的设计G6373G6124G452G11013于雷达重G3809扫描G2620G7411G1025，回波信号G5460G5460G2494G2356G5468小的时G19400部分G452G1038G1114G20652G6940地G14731取回波数据，G5460G5460采用距离窗口G6524G17843采G7691，G1209G1427G9400G19512雷达重G3809G2620G7411G1025与目标无关的信号，G6564G20652数据有G6940G10587G452因此系统触发信号、采G7691门、采G7691距离等G18129在G2476化G452数据采集系统要解决的问题主要是数据的采集和传输问题G452G1038G1114G3698G5390设计的灵活性和G2499G6205展性，系统采用FPGAG708FG76G72G79G71PG85G82G74G85G68MMG68G69G79G72G47G82G74G76G70AG85G85G68YG709G7481G4466G10628对AG39G17728G6454器、数据缓冲器、时钟、数据传输的逻辑控制G452A4第二章数据采集系统的设计G7424数据系统G1209FPGAG1038G1025G5527、主要G2265G6336数据采集G11017G17347、通信接口G11017G17347、G11017G9316模块等G1972部分G452G1866G1025G1025G5527控制逻辑主要G17139G17143产生G2520部分的控制信号，G4448G6116对G6984个系统的逻辑控制和对G7481G14270面G7507的G5049G1328模G5347控制信号的软件G9052G6250，G5194对所采数据进G15904G13546G12099处理，G11017G9316模块G1038该系统G1391G11017的G2528时，G1075G1038前端传G5875器G6564G1391G1114G1391G11017G11017G9316G452FPGAG11FG76G72G79G71PG85G82G74G85G68MMG68G69G79G72GG68G87G72AG85G85G68YG12是G1186PAG47，GAG47发展G13792G7481的G19465G2027G3423G20652G4506G5242PG47G50器件，具有G20652G4506G5242，G20652G17907G5242，G1314功G13803等特点G452特别G17878G2524G4466G10628G3809G7446的组G2524逻辑G45221系统的结构设计211术语定义和数据组织一个采G7691G2620G7411内的系统采集的数据G12228G1038一帧数据G452系统设G13634的缓存能容G13447G3822帧数据，当缓存存储容量不G3827存G991一帧数据时就要G17728G12239数据，每次G17728G12239的数据G12228G1038一块数据G452数据采集的目的是在信号发生后G1889G10628信号，所G1209G1038G1114G1427于数据回G6930G708软件回G6930G6122G13785硬件回G6930G709，必须G1457存数据帧和数据块相关信息G452系统G1457存的数据G2265G6336G15999采G7691信号数据G727采G7691门采G7691距离、采G7691G4497G5242G727数据帧、数据块相关信息G45222硬件设计221精细采集模块结构图1G1025，G44G17347和G52G17347雷达信号G20330G1820分别进G1849G15940G1955G17885G6333，接着进G1849直G8981G11017G5191G16855G6984，G9994后进G1849AG39G17728G6454，在36MHZ采G7691频G10587G991G4448G611612位分G17788G10587的AG39G17728G6454，G4466G10628G44G17347和G52G17347的数据采集G452这G18336使用的AG39芯G10267G3423号G1038AG399226G16ARG54，G1866主要性能G6363标G17728G6454G17907G524265MG54/G86，精G5242G103812位G452具G1319的应用G11017G17347G16277图2该G11017G17347使用G2345端输G1849，输G1849G11017G2399必须在05G79415G57之G19400，这G2499G1209通G17819一个G17828G12651G6930G3835器G4466G10628，G7424系统使用AG398086G17828G6930，G4466G10628直G8981G11017G5191G16855G6984，G2528时G1075G17227G2052缓冲的G1328用G452具G1319G11017G17347图G16277图3G452G1038G1114G4625G2499能G6564G20652AG39G17728G6454后数据的分G17788G10587，对G11017G9316、接地、G11017G17347G5079G4628进G15904G1114A4一G1135处理G452所G17885用的G17828G12651G6930G3835器、G11017G19471、G11017容等器件具有G12295定的性能，G11017G19471G11017容G9213G9430小、G9443G11017小G452模拟输G1849的G5353G13459G4625G2499能的G11713、G12907G452这G1135G6526施对G4466G10628分G17788G10587G6363标有一定的帮助，G1457证G1114数据G7481G9316的G2499G19764性G452A51A6A7A8A9A10A11A12A13VINAVINBVREFSENSEREFCOMCAPTCAOBAD922601UF01UF01UF10UF10UF01UF1V3315UF3315V05VA52AD9226A14A15A16A17A5MAX4221AD8056AD9226LCX574XCS3正北脉CY7C1041IG17347MAX4221AD8056AD9226LCX574QG17347A18A19A20A21A22A23A24A25A26A2712A28A/DA29A30A31A32A33A34G15940G1955G17885G6333直G8981G11017G5191G16855G698412位A/DG17728G6454数据锁存逻辑控制数据加头G1457存数据A43248R22RES2输输A5V1U29A输输A5V1R451KA5V1R23100R461KA5V1R24100AGND1AD8056A53A8A15AD8056A35A36A37A38A39A40A16A41A42A43222通信接口部分通用G1030G15904总G13459G56G54G37是一G12193G7044G3423的通信标准，它具有使用灵活，连接方G1427，通信G17907G5242快，能独立G1391G11017等特点G452目前，越G7481越G3822的计G12651G7438G3818G3272设备开始采用G56G54G37的通信接口G452G11013于G7424系统采集G17907G5242G20652数据量G3835，因此，G1075采用G1114G56G54G37通信接口G452目前生产G56G54G37芯G10267的厂商G5468G3822，主要的产品有G38YPRG40G54G54公司的G40ZG16G56G54G37，PHG44PG44G47G44PG54公司的PG39G56G54G37G3912，NG68G87G76G82G81G68G79G54G72MG76G70G82G81G71UG70G87G82G85公司G85的G56G54G379604等G452G7424设计采用的是G38YPRG40G54G54公司的G51148051内核G2345G10267G7438的G40ZG16G56G54G37系G2027参G38Y7G3868013G452该芯G10267采用改进的8051内核，与标准的8051G6363G1208G4448全G1872容，G19512此之G3818内部G17836集G6116G1114存储器、智能G56G54G37接口G5353擎、G56G54G37G6922发模块、G1030G15904口等G452在G56G54G37G991芯G10267G38Y7G3868013G70和G40PF10K10G55G38144G163FPGA之G19400采用G1114FG44FG50G708FG76G85G86G87G76G81FG76G85G86G87G82UG87G54RAMG709芯G10267G1328G1038数据交G6454的缓冲连接，这G7691G2499G1209使G56G54G37接口芯G10267和FPGA之G19400的G7380G3835数据交G6454G17907G5242超G17819G56G54G37总G13459的G17907G5242，使之不会G6116G1038数据传输的瓶颈，G1186G13792使FPGA和主G7438之G19400的数据传输G17907G5242G2494受G56G54G37协议G19492制G452G11013于G38Y7G3868013G70芯G10267内嵌8位8051处理器，因此使用两G10267FG44FG50芯G10267G4466G10628FPGA和G56G54G37接口之G19400的双G2533通信G452FG44FG50芯G10267G17885用具有16K9G69G76G87G86内存的A44G44G39G557206，G1186FPGA传输的数据G20330G1820G1457存在FG44FG50G1025，G9994后G1889G11013G38Y7G3868013G5114走，这G7691使数据的传输不会出G10628堵塞的情况G452对与G44G39G557206G2494具有双端数据总G13459和状态信号，没有地址总G13459，所G1209FPGA采用G44/G50译码的方G5347直接访问FG44FG50G452FG44FG50的状态信号有G12366、G2334满和满，它们G18129是G1314G11017G5191有G6940，通G17819这三个信号就G2499G1209灵活的控制FG44FG50的读写G452G38YPRG40G54G54公司G1038G40ZG16G56G54G37系G2027的芯G10267G6564G1391G1114固件G12255G5219和驱动G12255G5219模块和G1375G12255G452固件G12255G5219与驱动G12255G5219G2499G1209独立的G15999G16855试，G1000G16855试方G1427，相对于G1866它G56G54G37芯G10267，G2499G1209G6564G20652开发G17907G5242G45223软件设计231FPGA内部功能模块分析FPGA内G13634G3822个功能部件，主要G2265G6336雷达信号采集控制模块与PG38G44接口逻辑模块G452FPGA内部功能组G6116G2419理图G3926图4所示G452UFFOSCRESETINCHECKINSAMPLERSTOUTCHECKOUTSAMPLEFOSCRSTS1STARTF_EFADDATA70SDG506EN1SDG506EN2STARTADEFHFF_RDF_WRCNT30RAMDATA70LAMP20FOSCRSTS1STARTF_EFADDATA70XDSAMPLEDG506EN1STARTADDG506EN2EFHFF_RDF_WRLAMP20RAMDATA70CNT30A454FPGAA46A47A48A49A50A51A45图G1025共有两个模块，XG71模块主要G4448G6116对输G1849信号的G9052G6250，能使系统G5049G1328更G12295定G452G54G68MG83G79G72模块是G7424系统的核G5527部分，它主要G17139G17143G2520部分的逻辑控制及AG39采G7691数据的G13546G12099处理G452FPGAG1328G1038系统总的控制枢纽，参与G1114系统具G1319任务的G4466G10628G452内部功能模块的G5049G1328G17819G12255G1038G20330G1820采集控制模块通G17819对AG39G17728G6454G11017G17347的时G5219控制G4570雷达视频信号G17728G6454G6116数G4395信号G5194暂存于FPGA内部双口RAMG1025，G9994后G1889G4570双口RAMG1025的数据通G17819PG38G44接口逻辑模块送G5460计G12651G7438G452232采集控制模块A44G7424系统要G8726能G3827在普通显示器上对采集的雷达视频回波信号进G15904长时G19400的G4466时显示G452G2528时在显示G17819G12255G1025，G2499对任意区G3507设G13634采集方位和距离波门，G4570采集的数据G4466时存储在磁盘G19465G2027上G452采集卡与计G12651G7438之G19400的数据交G6454G1209FPGA内部配G13634的G20652G17907双口RAMG1328G1038数据传输的缓冲器，采用两G10267双口RAM乒乓切G6454的方G5347进G15904数据传输G452具G1319方G8873G1038在FPGA内部配G13634两G10267双口RAM，采集开始时，G4570采集数据G5460第一G10267双口RAMG1025写，当第一G10267双口RAM写满时，采集控制模块产生乒乓切G6454信号，数据G14270动存G1849第二G10267双口RAMG1025，G2528时G1209G39MA方G5347G4570第一G10267双口RAMG1025的采集数据传送给计G12651G7438,G3926此轮G6454交替G452这G7691G39MA传输和接G6922A/G39数据G2499G1209G2528时进G15904，G13792G39MA的G17907G10587远G3835于A/G39采集G17907G10587，G1186G13792有G6940地避免数据丢失G452第三章FPGA在系统中的应用A52FPGA领G3507的快G17907发展室FPGAG10267上资G9316G3835量丰富，尤G1866使G1866G20652G17907性能和G10267上RAM使G1866特别G17878用于G20652G17907数据采集系统的设计G452G7424系统G1025FPGA设计主要G2265G6336时钟网络、双端RAM、控制逻辑等G45231时钟及相关网络时钟G11017G17347是G20652G17907时G5219G11017G17347设计的关键，G7424系统涉及20MHZ和66MHZG20652G17907时钟，时钟是系统设计的一个重要内容G452系统在一G14336逻辑控制和数据采集时采用20MHZ时钟，存储G11017G17347G5049G1328在66MHZ时钟G991G452G1038G1114G6564G20652时钟G2528G8505性能、系统G5049G1328频G10587和系统G2499G19764性，设计采用G3926G991G6526施1输G1849信号G4625量通G17819锁存器G7272G1457证每G17347始终G17139载相当，G1209G1427G1955小时钟G9430G12239G7273通G17819G5334G8505双端口存储器解决G5334G8505时钟匹配问题G7274G3835量使用有G19492状态G7438，G6564G20652设计的G2499G19764性G7275G3835量采用G8981G8712G13459技术，G6564G20652系统G5049G1328主频G45232双端口RAMG11013于FG44FG50的容量有G19492，每块数据G2265含的数据帧数有G19492，故必须在G17878当的时候进G15904数据切G6454G452切G6454G5114G7481的块控制数据和对应每块数据的采G7691门计数器数据的数据量相对G17751小，设计通G17819设G13634G1114G10267上双端口RAMG708G70G82G81G87G85G82G79G71G68G87G68RAMG709，G4466G10628数据的缓冲G452FPGA厂商G6564G1391的参数化模块库G47PMG708G47G76G69G85G68G85YG82FPG68G85G68MG72G87G72G85G76ZG72G71MG82G71UG79G72G86G709G1025的双端口RAM模块G18129是G2494能一端读、一端写的双端口RAMG452设计采用G79G83M_G85G68M_G71G83模块G1889G3818加控制逻辑和仲裁逻辑的方G8873G4466G10628G1114两端G18129能进G15904读写操G1328的双端口RAMG452每次数据切G6454时FPGAG20330G1820刷G7044G54GG55M，申请PG38G44总G13459进G15904G39MA操G1328，G39MAG2721应后G20330G1820传送双端口RAM的对应G2334区的数据，G9994后传输对应的FG44FG50上的数据G45233控制逻辑控制逻辑G4466G10628对距离计数器、采G7691点计数器、块内采G7691点计数器、块内帧计数器等的控制G727G4466G10628系统的设G13634和G70G82G81G87G85G82G79G71G68G87G68RAM和G54GG55M的刷G7044，G4466G10628对FG44FG50的读操G1328、写操G1328控制和G1866它控制G452第四章FPGA完成的工作A53FPGA领G3507的快G17907发展使FPGAG10267上资G9316G3835量丰富，尤G1866使G1866G20652G17907性能和G10267上RAM使G1866特别G17878用于G20652G17907数据采集系统的设计G45241采集波门的产生G3926图1所示，进G1849FPGA芯G10267后数据G1457存G2052RAMG1025之前必须加G1849数据头，G1209G1427主G7438得G2052这G1135精细采集数据时能方G1427地区别G2520次采集，该数据头没有G2265G6336当前的方位信息，这是因G1038此时的方位和距离信息是已知的G452波门的形G6116G17819G12255G16277图5，是精细采集模块G1025数据形G6116G8981G12255图G452G20330G1820，主G7438通G17819G56G54G37接口模块的输G1849点2得G2052FG44FG50G1025的检测结果，G9994后取出G5875兴趣的检测结果，G4570G1866方位和距离信息通G17819输出端口2发送G2052XG38G5430内部的方位和距离寄存器G1025G452在G991一次雷达扫描G17819G12255G1025，不断G8616G17751当前方位，G3926果当前方位和寄存器G1025的值相等，在进G15904距离的G8616G17751G452在方位相G2528的前G6564G991记录当前距离，G3926果记录的当前距离与距离寄存器G1025的值相等，则开始一个波门G452在波门有G6940G7411G19400，对G44G17347、G52G17347进G1590436MHZ、12位的数据采集，采集结果通G17819XG38G5430G1457存G2052RAMG1025G452当波门的有G6940时G19400G6357续有G6940一段时G19400后G708这段时G19400决定采集波门的G4497G5242G709，波门信号G2476G1038无G6940，至此G4448G6116一次开窗采集G17819G12255G45242方位寄存器和距离寄存器方位寄存器G103812位，距离寄存器G103817位，G13783G15397G2052G56G54G37接口芯G10267数据G13459G10388位，G2528时根据G56G54G37协议主G7438发送G4395节数的约束，G7380后决定距离寄存器采用20位，20位G1025的G20652三位数据没有参与距离的G8616G17751G452写方位信息和距离信息G2052XG38G5430G1025的G17819G12255是通G17819接口芯G10267的块输出端点G4448G6116的G4528051的数据G13459G10388位，G1038G1114发送12位的方位信息G612220位的距离信息，必须通G17819G3822次传输才能G4448G6116G45243记录当前方位和当前距离对于当前方位使用一个12位的计数器进G15904方位脉冲的G991降沿的计数，这个计数器的清零信号使用正北信号的G991降沿G452对于当前距离的记录，使用一个17位的计数器对36MHZ采集时钟进G15904计数，清零信号使用G2528G8505脉冲的G991降沿G452主G7438USB接口方位信息12距离信息18通G17819EP4IN输G1849主G7438通G17819EP4OUT输G1849方位距离寄存A53A545A55A56A57A58A59A60A61A62A63A64A65A66A67A5444波门的产生和终止在采G7691时钟的上升沿时，G3926果当前的方位和距离G18129是设定的方位和距离时，产生一个波门的开始信号，经G1781964个距离G2345元对应的时G1