计算机组成原理课设文档

一课设题目设计一台嵌入式CISC模型计算机（采用定长CPU周期、联合控制方式），并运行能完成一定功能的机器语言程序进行验证，实现方法可从以下4类中任选一个连续输入5个有符号整数（8位二进制补码表示，用十六进制数输入），求最大的负数并输出显示。说明5个有符号数从外部输入；一定要使用符号标志位（比如说SF），并且要使用为负的时候转移（比如JS）或不为负的时候转移（比如JNS）指令。二CISC模型机数据通路框图操作控制器和时序产生器状态条件寄存器FCFZALUACDRR0R1R2PCARROMIR具有时间标志的操作控制信号输入设备输出设备嵌入式CISC模型机外部时钟复位信号三操作控制器的逻辑框图说明在T4内形成微指令的微地址，并访问控制存储器，在T2的上边沿到来时，将读出的微指令打入微指令寄存器，即图中的微命令寄存器和微地址寄存器。四模型机的指令系统和所有指令的指令格式由此可见，本模型机中的指令系统中共有8条基本指令，下表列出了每条指令的格式、汇编符号和指令功能。助记符号指令格式功能IN1RD1000RD将数据存到RD寄存器OUT1RS1111RSRSLEDMOV1RS,RD1100RSRDRSRDCMPRS,RD1010RSRDRSRD,锁存FSINCRD1101RDRD1RDMOVRD,DATA1001RDDATADATARDJMPADDR1110ADDRADDRPCJNCADDR1011ADDR若小于，则ADDRPCTESTRD0111RD测试是否0,锁存FS指令寄存器IR操作码微地址寄存器地址译码控制存储器地址转移逻辑状态条件微命令寄存器P字段操作控制字段微命令信号说明对RS和RD的规定RS或RD选定的寄存器00R001R110R2模型机规定数据的表示采用定点整数补码表示，单字长为8位，其格式如下76543210符号位尾数五所有机器指令的微程序流程图锁存FSPCARPC1AC1BUSBUSRDACDR锁存FSSWBUSBUSRDPCARPC1PCARPC1PCARPC1ROMBUSBUSRDRSBUSBUSACRDBUSBUSDRROMBUSBUSPCRDBUSBUSACROMBUSBUSPCRSLEDRSBUSBUSACRDBUSBUSACRDMBUSIRP1P200020008090A0BOC0D0E0F03040506072020301213FS0FS1IN1MOVCMPJNSMOV1INCJMPOUT1000000000000000000TEST00设计操作控制器单元（即微程序控制器）（1）设计微指令格式和微指令代码表CISC模型机系统使用的微指令采用全水平型微指令，字长为25位，其中微命令字段为17位，P字段为2位，后继微地址为6位，其格式如下2423222120191817161514131211109876543210LOADLDPCLDARLDIRLDRIRD_BRS_BS1S0ALU_BLDACLDDRWRCSSW_BLED_BLDFRP1P2后继微地址由微指令格式和微程序流程图编写的微指令代码表如下所示，在微指令的代码表中微命令字段从左边到右代表的微命令信号依次为LOAD、LDPC、LDAR、LDIR、LDRI、RD_B、RS_B、S1、S0、ALU_B、LDAC、LDDR、WR、CS、SW_B、LED_B、LDFR。微地址微命令字段P1P2后继微地址0000001110011001001111000000010000010100101100100101101000100000001110001110010010110000000000001001000001001011111000000101000101100001101100111110000000000011010000110010011111000000000001111000001001101111000000110001000100011100100110100000000000100111100110010011110000000110010101000010001101111000000100001011111001100100111100110000000110010001100010011110000000000011011000001001101111000010010001110111001100100111100001001100111110000100010001100000000000100101000111100001111000000000010011010001100100101100000000010000001000110010010110000000001100001000011001001111000000000（2）设计地址转移逻辑电路地址转移逻辑电路是根据微程序流程图32中的棱形框部分及多个分支微地址，利用微地址寄存器的异步置“1”端，实现微地址的多路转移。由于微地址寄存器中的触发器异步置“1”端低电平有效，与A4A0对应的异步置“1”控制信号SE5SE1的逻辑表达式为（A5的异步置“1”端SE6实际未使用）SE5FSP2T4SE4I7P1T4SE3I6P1T4SE2I5P1T4SE1I4P1T4六嵌入式CISC模型计算机的顶层电路图七汇编语言源程序MOVR1,00H功能将0赋给R1MOVR2,80H将80赋给R2L1IN1R0输入一个数放入R0INCR1将R1加1TESTR0测试R0的符号位，锁存FSJNSL1为正跳转到L1处CMPR2,R0（R2）（R0）,锁存FSJNSL1大于跳转到L1处MOV1R0,R2（R0）（R2），锁存FSMOVR0,04H将04存入R0CMPR1,R0累加器（R1）（R0），锁存FSJNSL2大于0跳转到L2出输出JMPL1否则跳转到L1处L2OUT1R2输出R2的内容八机器语言源程序助记符地址（十六进制）机器代码机器代码十六进制MOVR1,00H001001000191010000000000MOVR2,80H021001001092031000000080L1IN1R0041000000080INCR10511010001D1TESTR0060111000070JNSL10710110000B0080000010004CMPR2,R00910101000A8JNSL10A10110000B00B0000010004MOV1R0,R20C11000010C2MOVR0,04H0D10010000900E0000010004CMPR1,R00F10100100A4JNSL21010110000B0110001010014JMPL11211100000E0130000010004L2OUT1R21411111000F8九机器语言源程序的功能仿真波形图及结果分析执行MOVR1,0执行MOVR2,8O执行IN1RO累加器R11TESTRO，锁存FS执行JNSL1将88输入到R0执行CMPR2,R0，比较大小执行JNSL1R2BTHENSFWWWWNULLENDCASEIFSEL“1110“THENR0_OUTWPC110不装入，也不计数11PC1LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYPCISPORTLOAD,LDPC,CLRINSTD_LOGICDINSTD_LOGIC_VECTOR7DOWNTO0OOUTSTD_LOGIC_VECTOR7DOWNTO0ENDPCARCHITECTUREAOFPCISSIGNALQOUTSTD_LOGIC_VECTOR7DOWNTO0BEGINPROCESSLDPC,CLR,LOADBEGINIFCLR0THENQOUTPCELSEQOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUTDATAOUT“1000011001001111000000000“ENDCASEUA5DOWNTO0DATAOUT5DOWNTO0D18DOWNTO0DATAOUT24DOWNTO6ENDPROCESSENDAE微命令寄存器LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYMCOMMANDISPORTT2,T3,T4,I3,I2,I1,I0INSTD_LOGICOINSTD_LOGIC_VECTOR18DOWNTO0P1,P2,LOAD,LDPC,LDAR,LDIR,LDR0,LDR1,LDR2,R0_B,R1_B,R2_B,S1,S0,ALU_B,LDAC,LDDR,WR,CS,SW_B,LED_B,LDFROUTSTD_LOGICENDMCOMMANDARCHITECTUREAOFMCOMMANDISSIGNALDATAOUTSTD_LOGIC_VECTOR18DOWNTO0BEGINPROCESST2BEGINIFT2EVENTANDT21THENDATAOUT18DOWNTO0O18DOWNTO0ENDIFP2DATAOUT0P1DATAOUT1LDFRDATAOUT2ANDT4LED_BDATAOUT3SW_BDATAOUT4CSDATAOUT5WRDATAOUT6ORNOTT3LDDRDATAOUT7ANDT4LDACDATAOUT8ANDT4ALU_BDATAOUT9S0DATAOUT10S1DATAOUT11R2_BDATAOUT13ORNOTI1ORI0ANDDATAOUT12ORNOTI3ORI2R1_BDATAOUT13ORI1ORNOTI0ANDDATAOUT12ORI3ORNOTI2R0_BDATAOUT13ORI1ORI0ANDDATAOUT12ORI3ORI2LDR2T4ANDDATAOUT14ANDI1ANDNOTI0LDR1T4ANDDATAOUT14ANDNOTI1ANDI0LDR0T4ANDDATAOUT14ANDNOTI1ANDNOTI0LDIRDATAOUT15ANDT3LDARDATAOUT16ANDT3LDPCDATAOUT17A