下载本文档
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、设计一个轨道交通自动售票电路,只接受1,2,5元人民币,每张票价定额5元,并支持找零。要求:(1)用状态机方法设计;(2)用Verilog HDL语言设计,用Modelsim软件做功能仿真,用Quartus II综合。(3)将设计代码和仿真代码写在作业本上。module zhaoling(clock,reset,A,ticket,change); input clock,reset; input 2:0 A; output ticket; output 2:0 change; reg 2:0 state; reg ticket; reg 2:0 change; parameter sta_0=
2、3'd0, sta_1=3'd1, sta_2=3'd2, sta_3=3'd3, sta_4=3'd4, sta_5=3'd5; always (posedge clock or negedge reset) if(!reset) begin state<=sta_0; ticket<=0; change<=0; end else case(state) sta_0:if(A = 1) begin state = sta_1; ticket<=0; change<=0; end else if(A = 2) beg
3、in state = sta_2; ticket<=0; change<=0; end else if(A = 5) begin state = sta_5; ticket<=1; change<=0; end else begin state = sta_0; ticket<=0; change<=0; end sta_1:if(A = 1) begin state = sta_2; ticket<=0; change<=0; end else if(A = 2) begin state <= sta_3; ticket<=0; c
4、hange<=0; end else if(A = 5) begin state <= sta_0; ticket<=1; change<=1; end else begin state <= sta_1; ticket<=0; change<=0; end sta_2:if(A = 1) begin state <= sta_3; ticket<=0; change<=0; end else if(A = 2) begin state <= sta_4; ticket<=0; change<=0; end else
5、 if(A = 5) begin state <= sta_0; ticket<=1; change<=2; end else begin state <= sta_2; ticket<=0; change<=0; end sta_3:if(A = 1) begin state <= sta_4; ticket<=0; change<=0; end else if(A = 2) begin state <= sta_5; ticket<=1; change<=0; end else if(A = 5) begin stat
6、e <= sta_5; ticket<=1; change<=3; end else begin state <= sta_3; ticket<=0; change<=0; end sta_4:if(A = 1) begin state <= sta_5; ticket<=1; change<=0; end else if(A = 2) begin state <= sta_5; ticket<=1; change<=1; end else if(A = 5) begin state <= sta_5; ticket
7、<=1; change<=4; end else begin state <= sta_4; ticket<=0; change<=0; end sta_5:if(A = 1) begin state <= sta_1; ticket<=0; change<=0; end else if(A = 2) begin state <= sta_2; ticket<=0; change<=0; end else if(A = 5) begin state <= sta_5; ticket<=1; change<=0;
8、 end else begin state <= sta_5; ticket<=0; change<=0; end default: state <= sta_0; endcase endmoduletimescale 1ns/1ns module test; reg Clock,Reset; reg 2:0 A; wire Ticket; wire 2:0 Change; initial begin A=0; Reset = 1; Clock = 0; Reset = 0; #10 Reset = 1; end always #10 Clock<=Clock; initial begin #20 A = 1; #20 A = 1; #20 A = 1; #20 A = 1; #20 A = 1; #20 A = 1; #20 A = 2; #20 A = 2; #20 A = 2; #20 A = 2; #20 A = 1; #20 A = 2; #20 A = 1; #20 A = 2;
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 代工合同与委托加工合同模板
- 地面硬化施工合同范本集合
- 房屋买卖合同反诉状
- 海域使用权转让合同版
- 砖厂合同范文
- 简单沙石购销合同
- 正规草料购销合同
- 年劳动用工合同范本
- 领事馆用地租赁合同样本
- 泥水简易合同分包协议书
- 变电站电气工程风险识别及预防措施
- QGDW 11881.1-2018 35kV~220kV输变电工程初步设计与施工图设计阶段勘测报告内容深度规定 第1部分:变电站
- 车库加固方案
- 中医诊所管理规章制度
- 喷塑工艺流程说明
- 智慧监所平台说明手册
- 患者自带药品知情同意书
- 化妆品的理化检验做【化妆品理化检验培训试题】
- 泉州城市总体规划(PPT53页)
- 新概念英语第三册语法详解和总结(带习题)
- 财务廉洁自律心得体会
评论
0/150
提交评论