TTL门电路设计

1、4.6 TTL门电路设计门电路设计 集成电路的线路设计，主要根据理论分析和模拟试验来选择线集成电路的线路设计，主要根据理论分析和模拟试验来选择线路形式，确定电阻阻值和晶体管的特性。以中速路形式，确定电阻阻值和晶体管的特性。以中速TTL为例：为例：一、六管一、六管TTL与非门的线路设计与非门的线路设计 根据前面的分析，电路的速度与静根据前面的分析，电路的速度与静态参数对电阻的要求是矛盾的。从速度态参数对电阻的要求是矛盾的。从速度上讲，要求上讲，要求R1、R2、R5等阻值小些，等阻值小些，但从但从IIL 、IIH 、ICCL、ICCH参数的考虑参数的考虑则要求电阻大一些，所以设计时兼顾到则要求电阻

2、大一些，所以设计时兼顾到这两方面。这两方面。一般原则是一般原则是:在保证直流参在保证直流参数合格的前提下，电阻值应尽量小些，数合格的前提下，电阻值应尽量小些，以利于电路速度的提高。以利于电路速度的提高。1、电阻阻值的确定、电阻阻值的确定TTL门电路的静态参数门电路的静态参数。这里取为因此约为其基区寄生电阻区管往往采用长脖基但由于应取则KRKRrTKRRRb4,42 . 3,600400,6 . 3%,201111考虑到最坏情况，取考虑到最坏情况，取VCC=5.5V,如果基区扩散电阻的相对误差如果基区扩散电阻的相对误差 （1）R1： R R1 1和和I IILIL、I ICCLCCL、I ICC

3、HCCH等参数有关，但等参数有关，但I IILIL (1.6mA) (1.6mA)单独由单独由R R1 1确定确定11RVVIbesCCIL所以所以KIVVRILbesCC36 . 17 . 05 . 511KKmARVVIVVRbesCCCCHbeFCC1 . 247 . 05 . 55 . 37 . 05 . 51134 由于由于R4对电路速度影响较小，对电路速度影响较小，并考虑到电阻制作时的误差，并考虑到电阻制作时的误差，R4可取得大一些，如可取得大一些，如33.5K，这，这里取里取R4=3K 。（2）R4：R R4 4主要和主要和I ICCHCCH(3.5mA)(3.5mA)参数有关，

4、由：参数有关，由： 431141RVVRVVIIIbeFCCbesCCRRCCH得：得： 。这里取可取对于中速电路功耗速度和瞬态它的数值影响着电路的阻是瞬态大电流的限流电10012075:).4(555，R。，RR728) 1 . 08 . 07(8 . 03 . 05 . 541522mAIIIVVVRRRCCLbescesCC（3）R2：R R2 2和和I ICCLCCL(7mA)参数的关系密切，由：参数的关系密切，由： 4352252114212RVVVRVVVRVVVIIIIbeFbescesbescesCCbesbcFCCRRRCCL得得: 考虑到电阻制作的误差，考虑到电阻制作的误差

5、，R2一般可一般可取取750 1K，这里取，这里取R2=1K 。 根据根据T6管工作状态，可将管工作状态，可将T6网络分为深饱和型，浅饱和网络分为深饱和型，浅饱和型和非饱和型三种。这是由型和非饱和型三种。这是由Rb和和RC来决定的。因此来决定的。因此T6网络网络设计就是选择设计就是选择Rb和和RC的阻值以确定的阻值以确定T6管的工作状态。管的工作状态。2、T6网络的设计网络的设计 与与T6网络有关的电路如图所示。在电路导通时，网络有关的电路如图所示。在电路导通时，T6网络网络的分流值的分流值IE6为：为：CbCcesbesbbesbesCBBEERRRVVRVVIIIII5 . 01 . 06

6、56566526 IE6的大小与的大小与T5管的工作状态有关：管的工作状态有关：若若T5工作在深饱和态，则工作在深饱和态，则IE6分流值要小分流值要小一些；若一些；若T5工作在浅饱和态，则工作在浅饱和态，则IE6分流分流值要大一些。值要大一些。T6网络的分流值网络的分流值IE6在在IB6和和IC6之间如何分配，则取决之间如何分配，则取决T6管的工管的工作状态。作状态。CCbCcesbesbbesbesERRRRVVRVVI7 . 05 . 01 . 0656563111156CCbbesEDRRRVIR T6处于深饱和态，处于深饱和态，S64，一般取，一般取RC=2Rb，如在，如在LSTTL电

7、路电路中。可得到，在电路为导通态时，中。可得到，在电路为导通态时，T6网络的分流值为：网络的分流值为：（1）深饱和型：）深饱和型： 可见，这种网络分流较小，可使可见，这种网络分流较小，可使T5管饱和较深；动态电阻管饱和较深；动态电阻RD虽然较大（虽然较大（RC=3K），但在截止瞬态仍有较大的抽取电流），但在截止瞬态仍有较大的抽取电流能力。因此常用于低功耗电路和驱动门电路。能力。因此常用于低功耗电路和驱动门电路。在截止态，因为在截止态，因为T6比比T5晚截止，假定这时晚截止，假定这时Vbes6= Vces6=0，则，则T6网络抽取电流的动态电阻网络抽取电流的动态电阻RD为：为：bCbCcesbe

8、sbbesbesERRRRVVRVVI1 . 15 . 01 . 065656（2）浅饱和型：）浅饱和型： T6处于浅饱和态，一般取处于浅饱和态，一般取S6=2，RC=Rb/2， 同样可求得在电同样可求得在电路为导通态时路为导通态时T6网络的分流值为：网络的分流值为：截止态时，截止态时，T6网络抽取电流的动态电阻网络抽取电流的动态电阻RD为：为：3111156bCbbesEDRRRVIR 可见，这种网络分流较大，可使可见，这种网络分流较大，可使T5管饱和较浅；动态电阻管饱和较浅；动态电阻RD较小（较小（Rb=500），抽取电流的能力较强，可提高电路的速度。），抽取电流的能力较强，可提高电路的速

9、度。因此该网络常用于中速，高速和甚高速电路。因此该网络常用于中速，高速和甚高速电路。mAIIImAIIImAINSISIBEECREILCB26 . 26 . 46 . 49 . 37 . 06 . 2206 . 1845262125055555（3 3）非饱和型：）非饱和型： T6处于放大，一般取处于放大，一般取RC=0。这样网络仍可使。这样网络仍可使T6的导通和的导通和截止比截止比T5滞后一定的时间，因而仍具有滞后一定的时间，因而仍具有T6网络的特点。它对网络的特点。它对电路的自调整作用比前两种强，但对速度的改善不如前两种，电路的自调整作用比前两种强，但对速度的改善不如前两种，因此实际电路

10、很少使用。因此实际电路很少使用。（4）中速中功耗电路）中速中功耗电路T6网络的设计网络的设计 因是中速电路而且负载（因是中速电路而且负载（N08）也不很重，故）也不很重，故T6网络可选网络可选浅饱和型，并取浅饱和型，并取S5=4，使，使T5处于深饱和。这样根据前面的分析处于深饱和。这样根据前面的分析可知：可知：5501 . 16EbIR取取Rb=500，RC=25027521bCRR 下面我们转入讨论下面我们转入讨论TTL版图设计问题。首先讨论集成电路版图设计问题。首先讨论集成电路版图设计的一般程序，然后围绕版图设计的有关问题进行深版图设计的一般程序，然后围绕版图设计的有关问题进行深入分析，最

11、后给出版图设计的实例。这里虽然介绍的是入分析，最后给出版图设计的实例。这里虽然介绍的是TTL电路的版图设计，但所讨论的问题对其他集成电路，特别是电路的版图设计，但所讨论的问题对其他集成电路，特别是双极型集成电路具有重要意义。双极型集成电路具有重要意义。二、版图设计二、版图设计1、集成电路版图设计的一般程序、集成电路版图设计的一般程序 集成电路版图设计就是根据电路的集成电路版图设计就是根据电路的参数的要求参数的要求，在一定，在一定的的工艺条件工艺条件下，按照下，按照版图设计的规则版图设计的规则，设计具体的电路中各种，设计具体的电路中各种元件的图形和尺寸元件的图形和尺寸，然后进行排版和布线，从而设

12、计出光刻掩，然后进行排版和布线，从而设计出光刻掩模版。模版。利用利用光刻掩模光刻掩模版，按照一定的工艺流程投片，就可制造版，按照一定的工艺流程投片，就可制造出符合原电路设计指标的集成电路。当然，一个好的电路要经出符合原电路设计指标的集成电路。当然，一个好的电路要经过多次反复才能成功。设计时应注意：过多次反复才能成功。设计时应注意：(1) 版图设计之前，必须对电路有充分的了解。版图设计之前，必须对电路有充分的了解。 因为构成集成电路各种元件的参数指标及这些元件之间的因为构成集成电路各种元件的参数指标及这些元件之间的互联都是由电路本身决定的，只有对电路充分了解，才能合互联都是由电路本身决定的，只有

13、对电路充分了解，才能合理地设计元件的图形和尺寸，从而设计出符合要求的版图。理地设计元件的图形和尺寸，从而设计出符合要求的版图。(2) 版图设计是以一定的工艺条件为前提的，因此在版图设计版图设计是以一定的工艺条件为前提的，因此在版图设计之前必须对实际的工艺条件和工艺水平做到心中有数。之前必须对实际的工艺条件和工艺水平做到心中有数。 在对电路和工艺有了充分了解的基础上，就可进行版图在对电路和工艺有了充分了解的基础上，就可进行版图设计，程序如下设计，程序如下:划分隔离区。划分隔离区。 凡集电极点位相同的晶体管可以共同占用一个隔离区，集凡集电极点位相同的晶体管可以共同占用一个隔离区，集电极不同的晶体管

14、必须互相隔离。二极管可按晶体管的原则来电极不同的晶体管必须互相隔离。二极管可按晶体管的原则来处理。电阻可以放在一个隔离区中，因为他们是互相隔离的，处理。电阻可以放在一个隔离区中，因为他们是互相隔离的，有时为了布线方便，电阻可以放在不同的隔离区内，有时电阻有时为了布线方便，电阻可以放在不同的隔离区内，有时电阻也可和晶体管放在一起。也可和晶体管放在一起。确定版图设计的基本尺寸和版图设计规则。确定版图设计的基本尺寸和版图设计规则。 主要由生产线的实际工艺水平决定。主要由生产线的实际工艺水平决定。确定电路中各元件的图形和尺寸。确定电路中各元件的图形和尺寸。 在在的基础上，根据电路的参数，通过定性的分析

15、和定量的的基础上，根据电路的参数，通过定性的分析和定量的计算，结合工艺实践，确定出电路中各元件的图形和尺寸。计算，结合工艺实践，确定出电路中各元件的图形和尺寸。排版（布局）和布线。排版（布局）和布线。 在在的基础上，安排各个元器件的位置，和它们之间的基础上，安排各个元器件的位置，和它们之间的连线。先排出草图，然后进行反复比较，最后绘制出总图，的连线。先排出草图，然后进行反复比较，最后绘制出总图，以供制版需要。以供制版需要。2、版图设计基本尺寸的确定、版图设计基本尺寸的确定 版图设计中的基本尺寸是版图设计中的基本尺寸是掩模图形的最小线宽掩模图形的最小线宽和和掩模图形掩模图形的最小间距的最小间距，

16、它是版图设计规则的主要依据。，它是版图设计规则的主要依据。（1）掩模图形的最小线宽）掩模图形的最小线宽 主要由主要由制版能力制版能力和和光刻水平光刻水平决定，它决定了光刻引线孔的大决定，它决定了光刻引线孔的大小和金属条，电阻条的最小宽度。线宽太小，成品率下降，线小和金属条，电阻条的最小宽度。线宽太小，成品率下降，线宽太大，电路尺寸要变大，成品率也要受到影响。因此，最小宽太大，电路尺寸要变大，成品率也要受到影响。因此，最小图形线宽要根据工艺水平来选定。图形线宽要根据工艺水平来选定。掩模对准容差掩模对准容差XMAT，它是指元件的理想位置与实际位置的，它是指元件的理想位置与实际位置的统计平均误差。它

17、是确定图形最小间距的基本依据，下表给出统计平均误差。它是确定图形最小间距的基本依据，下表给出掩模对准容差的主要成分。掩模对准容差的主要成分。(2)(2)掩掩模图形最小间距模图形最小间距 它是在硅片表面制作的器件相邻图形间所需的最小间距。影它是在硅片表面制作的器件相邻图形间所需的最小间距。影响它的因素较多，主要有以下因素决定响它的因素较多，主要有以下因素决定:m耗尽层宽度耗尽层宽度Wd 它与电路工作电压和工艺参数它与电路工作电压和工艺参数(衬底材料的电阻率、衬底材料的电阻率、扩散层的掺杂扩散层的掺杂)有关。有关。横向扩散横向扩散0.8Xj。 不同的扩散由于其结深不同，因而横向扩散大小不一不同的扩

18、散由于其结深不同，因而横向扩散大小不一样。样。最坏情况下的最小间距最坏情况下的最小间距Gmin 它是在上述最坏条件下图形间所留的最小间距。它一它是在上述最坏条件下图形间所留的最小间距。它一方面是保险系数，另一方面也包含了上述各条件中没有列方面是保险系数，另一方面也包含了上述各条件中没有列入的一些因素。入的一些因素。 根据根据工艺设计参数工艺设计参数和和器件基本设计规则器件基本设计规则，在一定的假设，在一定的假设条件下就可推导出条件下就可推导出掩掩模的最小间距。模的最小间距。(3) 掩掩模最小间距的讨论模最小间距的讨论工艺设计参数工艺设计参数器件基本设计规则器件基本设计规则m推导出推导出掩掩模的

19、最小间距模的最小间距m3、集成晶体管版图设计、集成晶体管版图设计 晶体管是集成电路的核心元件，它的图形和尺寸设计是否晶体管是集成电路的核心元件，它的图形和尺寸设计是否合理，将直接影响到集成电路的性能和成品率。合理，将直接影响到集成电路的性能和成品率。(1)最小面积晶体管最小面积晶体管 由图形最小尺寸由图形最小尺寸和图形最小间距构和图形最小间距构成的晶体管成的晶体管 ，是集，是集成电路中常用的晶成电路中常用的晶体管图形，其它有体管图形，其它有特殊要求的晶体管特殊要求的晶体管都是在它的基础上都是在它的基础上设计的。设计的。(2)(2)晶体管常用的图形晶体管常用的图形在双极型逻辑电路中，常用的晶体管

20、图形主要有在双极型逻辑电路中，常用的晶体管图形主要有:单基极管单基极管 它是前面讨论的它是前面讨论的最小面积晶体管，它最小面积晶体管，它的面积小，结构简单，因此结电容就小，的面积小，结构简单，因此结电容就小，特征频率高特征频率高 。因为是单基极，发射极有。因为是单基极，发射极有效周长短，基极串联电阻大，这对其最效周长短，基极串联电阻大，这对其最大工作电流、最高震荡频率和噪声都不大工作电流、最高震荡频率和噪声都不利。这种结构适用于电流小，特征频率利。这种结构适用于电流小，特征频率高的场合。高的场合。双基极管双基极管 它增加了一个基极，因而发射极它增加了一个基极，因而发射极有效周长较单基极管长，工

21、作电流大，有效周长较单基极管长，工作电流大，基极串联电阻减小，但面积比单基极基极串联电阻减小，但面积比单基极管大，特征频率低。管大，特征频率低。双基极双集电极管双基极双集电极管 它的特点是集电极串它的特点是集电极串联电阻小，饱和压降低，联电阻小，饱和压降低，可通过较大的电流，一般可通过较大的电流，一般用做输出管。用做输出管。双发射极双集电极管双发射极双集电极管 与双基极双集电极管相与双基极双集电极管相比，在发射极有效周长相同比，在发射极有效周长相同的情况下，这种结构集电极的情况下，这种结构集电极串联电阻更小，因而也是输串联电阻更小，因而也是输出管常用的图形之一。出管常用的图形之一。多发射极管多

22、发射极管 如图所示，它是如图所示，它是TTL电路的主要特征之电路的主要特征之一，在一，在TTL电路中，多发射极管电路中，多发射极管T1的主要缺的主要缺点是反向漏电流较大。我们知道要减小反向点是反向漏电流较大。我们知道要减小反向漏电流，就要减小其反向电流增益漏电流，就要减小其反向电流增益R R ，常，常用的方法是采用用的方法是采用长脖子基区结构长脖子基区结构。 长脖子基区结构（如图所示）可有效的减小反向漏电流。其长脖子基区结构（如图所示）可有效的减小反向漏电流。其横截面和等效电路如图所示。横截面和等效电路如图所示。考虑考虑IIH由三部分电流组成由三部分电流组成ILSRNLILSRILNLpnCV

23、CLpnIHIIIIIIII)(2121 当多射极管进入当多射极管进入饱和饱和时，时，bc结正偏，由于结正偏，由于沿长脖子基区电阻上的电压降的不同，使得二沿长脖子基区电阻上的电压降的不同，使得二极管正向压降也不同。极管正向压降也不同。图中最上端的二极管图中最上端的二极管D1正向偏压最大，通过的电流也最大。在正向偏压最大，通过的电流也最大。在rbb足够足够大时，大部分电流将通过大时，大部分电流将通过D1旁路掉，很少进入旁路掉，很少进入发射极对应的基区，从而使反向电流增益发射极对应的基区，从而使反向电流增益R R大大下降。实验表明，在掺金情况下，长脖基大大下降。实验表明，在掺金情况下，长脖基区的体

24、电阻区的体电阻rbb在在400600时，时， R可减小一个可减小一个数量级以上，使数量级以上，使R 0.02，从而满足电路的要，从而满足电路的要求。求。 多射极管的发射极较多，为避免各发射区对应的电阻不同，多射极管的发射极较多，为避免各发射区对应的电阻不同，通常在基区开出引线孔敷以铝条，以短路基区各部分。通常在基区开出引线孔敷以铝条，以短路基区各部分。 当电流从基极引线孔流入，经长脖子基区当电流从基极引线孔流入，经长脖子基区时，就在基极串联电阻上产生一定的压降，时，就在基极串联电阻上产生一定的压降，在多射极管在多射极管未进入饱和未进入饱和时，时，bc结反偏，各二结反偏，各二极管截止，这时串联电

25、阻的阻值附加在外电极管截止，这时串联电阻的阻值附加在外电路的电阻上，其影响只是减小基极电流。路的电阻上，其影响只是减小基极电流。 由于发射极电流的由于发射极电流的“集边效应集边效应”，使得晶体管最大工作电，使得晶体管最大工作电流正比于有效发射区周长，而与发射区面积大小几乎无关。即流正比于有效发射区周长，而与发射区面积大小几乎无关。即(3) 电流容量电流容量effEELImax 式中，式中，是发射区单位有效周长的最大工作电流。根据理论是发射区单位有效周长的最大工作电流。根据理论计算和实践经验，在线性应用中，对计算和实践经验，在线性应用中，对要求较严格，要求较严格， 值一值一般取般取0.040.1

26、6mAum；在逻辑电路中，允许；在逻辑电路中，允许的变动范围较的变动范围较宽，值一般取宽，值一般取0.160.40mAum。 由上式可知，流经较大电流的晶体管，其发射区有效周由上式可知，流经较大电流的晶体管，其发射区有效周长应较长，这在图形设计上可采取增加发射区的有效长度，长应较长，这在图形设计上可采取增加发射区的有效长度，或采用双基极、双发射极等办法。或采用双基极、双发射极等办法。321ccccsrrrr 集成电路晶体管的集电极串联电阻集成电路晶体管的集电极串联电阻rCS要比分立晶体管的要比分立晶体管的大，大， rCS的增大将影响晶体管的的增大将影响晶体管的高频性能高频性能和和开关性能开关性

27、能。尤其。尤其在数字电路中，在数字电路中，rCS的增大将使晶体管的饱和压降增大，输出的增大将使晶体管的饱和压降增大，输出低电平增高，所以在数字电路中要特别注意降低低电平增高，所以在数字电路中要特别注意降低rCS。（4）饱和压降）饱和压降要降低要降低rCS可采取以下措施：可采取以下措施： 用低电阻率薄外延层片；用低电阻率薄外延层片；降低隐埋层薄层电阻；降低隐埋层薄层电阻；用深用深n+集电极接触区；集电极接触区；增大发射区、集电极引线孔的长度和面积；增大发射区、集电极引线孔的长度和面积；缩小发射极与集电极之间的距离等；缩小发射极与集电极之间的距离等；用双集电极结构等。用双集电极结构等。jscscc

28、smcnbbeeTcrcrVDWcrf2154 . 1212jscsScr21由于集成晶体管的由于集成晶体管的rCSCC比单管的大，再增加一项较大的比单管的大，再增加一项较大的S ，因而它的因而它的fT较低。对于要求较低。对于要求fT较高的集成晶体管，应设法降低较高的集成晶体管，应设法降低（5）频率特性）频率特性在在pn结隔离的集成电路中，结隔离的集成电路中，npn管的特性频率管的特性频率fT可近似表示为：可近似表示为：jsccsccr21式中，前四项是与分立晶体管相同的，第五项是集成电路晶式中，前四项是与分立晶体管相同的，第五项是集成电路晶体管所特有的，通常称为隔离结电容充放电时间常数，以体

29、管所特有的，通常称为隔离结电容充放电时间常数，以S表示，即：表示，即：在版图设计时，应尽可能减小面积，降在版图设计时，应尽可能减小面积，降低寄生电容，提高低寄生电容，提高fT 。三、三、 版图设计举例版图设计举例 电路如图所示，根据隔离区划分原则，该电路可划分为电路如图所示，根据隔离区划分原则，该电路可划分为6个个隔离区：隔离区： T1、T2、T5管各占一个；管各占一个；T3、T4因集电极电位相同，因集电极电位相同，可共用一个；可共用一个；T6、Rb、RC共占用一个；其余电阻合用一个。如共占用一个；其余电阻合用一个。如R5利用埋层电阻，则：利用埋层电阻，则：T3，T4管和电阻岛可以合用一个，这

30、时管和电阻岛可以合用一个，这时只要五个隔离区就可以了。只要五个隔离区就可以了。（1） 划分隔离区划分隔离区 管芯外围进行大面积的隔离扩散，管芯外围进行大面积的隔离扩散，实行实行“包地线包地线”这既便于布线，使这既便于布线，使各接地电位相近，又可减小各输入箝各接地电位相近，又可减小各输入箝位二极管的串联电阻。位二极管的串联电阻。 各压焊点和各输入箝位二极管各压焊点和各输入箝位二极管也分别做在各自的隔离岛内。也分别做在各自的隔离岛内。以中速八输入端以中速八输入端TTL与非门为例与非门为例p型硅衬底，晶向型硅衬底，晶向，电阻率，电阻率sub=715cm；n+埋层扩锑，埋层扩锑，R RBLBL=20=

31、20/；n型外延层，型外延层， epi=0.30.5cm, Tepi=79um； p型基区硼扩散，型基区硼扩散， R-B=200/口，口，XjC2.53um；n+发射区扩磷，发射区扩磷， Xje1.52um ，20；采用采用pn结隔离、掺金工艺。结隔离、掺金工艺。 (2)确定各元件的图形和尺寸确定各元件的图形和尺寸 元件的图形和尺寸是根据下列工艺条件和图形设计规则来元件的图形和尺寸是根据下列工艺条件和图形设计规则来确定的。确定的。工艺条件：工艺条件：版图设计规则：如表所示版图设计规则：如表所示 多射极管多射极管T1是是TTL电路的特点，也是比电路的特点，也是比DTL电路速度快的电路速度快的关键

32、之一关键之一。但多发射极管反向漏电流较大，对电路性能有但多发射极管反向漏电流较大，对电路性能有一定影响，因此，一定影响，因此，T1管设计管设计 根据上面给出的工艺条件和版图设计规则，具体确定该电根据上面给出的工艺条件和版图设计规则，具体确定该电路中各元件的图形和尺寸，使之满足电路性能要求：路中各元件的图形和尺寸，使之满足电路性能要求：多发射极管多发射极管T1的设计的设计 根据前面的讨论，采用根据前面的讨论，采用“长脖基区长脖基区”结构可以减小结构可以减小R，其设计图形尺寸如图，其设计图形尺寸如图所示所示。当然也可在当然也可在T1管的管的bc结上加肖特基二极管来结上加肖特基二极管来减小减小R 。

33、的重点是如何减小多射极管的的重点是如何减小多射极管的反向增益反向增益 R。因为因为50mA中有中有37mA为瞬态电流，另外为瞬态电流，另外12.8mA为脉冲电流，为脉冲电流，所以仅从所以仅从IC5max考虑，取考虑，取LE5-eff=100um就足够了。就足够了。输出管输出管T5的设计的设计如取如取=0.4mAum，则，则T5管有效发射区周长应为：管有效发射区周长应为： T5是是TTL电路的输出管，在图形设计上主要考虑两个问题：电路的输出管，在图形设计上主要考虑两个问题：电流容量要大，集电极串联电阻要小。此外还要兼顾减小基电流容量要大，集电极串联电阻要小。此外还要兼顾减小基极串联电阻和结面积。

34、极串联电阻和结面积。 流入流入T5管的最大瞬态电流为：管的最大瞬态电流为： mAmAmAINIIILRC508 .12370max5max5umumLeffE1254 . 0505 在满足上述各项要求的基础上，在满足上述各项要求的基础上，尽可能减小尽可能减小T5管的尺寸，以减小管的尺寸，以减小结电容结电容CC5、Ce5和和CS5，这可提，这可提高速度和成品率。高速度和成品率。 减小集电极串联电阻减小集电极串联电阻rCS是是T5管图形设计的关键问题。由管图形设计的关键问题。由电路参数要求电路参数要求VOL0.4V，由由VOL=Vces05+N0IILrcs5 。一般采用双集电极一般采用双集电极或

35、双发射极结构。或双发射极结构。4 .230055ILcesOLcsINVVr 在瞬态过程中，在瞬态过程中，rbb5直接影响到直接影响到CC5、Ce5的充放电，因此需的充放电，因此需要减小要减小rbb。以提高电路的速度。从图形设计上看，要求。以提高电路的速度。从图形设计上看，要求LE较较长，发射区和基极孔的距离要小，可采用双基极结构。长，发射区和基极孔的距离要小，可采用双基极结构。 综合上述分析，综合上述分析，T5管的图形尺管的图形尺寸如图所示。由图可算出：寸如图所示。由图可算出：LE5eff200um，rcs518。 T2管是管是TTL电路高速的关键元件之一。从版图设电路高速的关键元件之一。从

36、版图设计考虑，主要是尽量减小计考虑，主要是尽量减小T2管的面积，以提高管的面积，以提高fT和减和减小小CC。通常采用最小面积晶体管，根据设计规则表，。通常采用最小面积晶体管，根据设计规则表，它的版图如图所示。它的版图如图所示。T2管的图形设计管的图形设计mAImAIumLMAXMAXeffE9 . 34 .144 . 03636101610222至于电流容量，一般都可满足要求。至于电流容量，一般都可满足要求。 T4管要通过瞬态大电流，管要通过瞬态大电流，但因是瞬态电流，对但因是瞬态电流，对T4管管大电流下的大电流下的值要求也不值要求也不很严格，因此单位发射区很严格，因此单位发射区有效周长允许流

37、过的电流有效周长允许流过的电流值也可放宽一些，以尽量值也可放宽一些，以尽量减小减小T4管的尺寸。一般采管的尺寸。一般采用双基极结构，发射区有用双基极结构，发射区有效周长取效周长取T5管的一半左右。管的一半左右。T3和和T4管的图形设计管的图形设计 T3管的工作电流较管的工作电流较小，约小，约1.4mA，可采用最，可采用最小面积晶体管。小面积晶体管。T3、T4管的图形尺寸如图所示。管的图形尺寸如图所示。T6网络的图形设计网络的图形设计 T6管工作电流小，从电流管工作电流小，从电流容量容量(IE6=2mA)考虑，无特别要考虑，无特别要求，可采用最小面积晶体管。求，可采用最小面积晶体管。因因Rb、R

38、c较小。为减小管芯面较小。为减小管芯面积，通常将积，通常将T6网络设计成一个网络设计成一个整体，如图所示。整体，如图所示。 由图可见，由图可见，Rb是是T6管管延伸基区的一部分，延伸基区的一部分，Rc则则由基区扩散电阻由基区扩散电阻RC1和和T6管集电极串联电阻管集电极串联电阻RC2两两部分构成。部分构成。Rb500， RC1200， RC2 50。整个网络放在一个隔。整个网络放在一个隔离岛内，结构很紧凑。离岛内，结构很紧凑。( N+隐埋层：隐埋层： RBL20/。 RB200/ )下图是下图是T6网络的另一种图形结构。网络的另一种图形结构。输入箝位二极管输入箝位二极管 目前一般采用隔离二极管，如目前一般采用隔离二极管，如图所示，其图所示，其n n+ +埋层扩散孔、埋层扩散孔、n n+ +磷扩磷扩散孔和引线孔全部重合。由讨论散孔和引线孔全部重合。由讨论输入箝位电压输入箝位电压VIK可知，要求输入可知，要求输入箝位二极管的串联电阻箝位二极管的串联电阻RD越小越越小越好，因此减小好，因此减小RD是设