集成电路的工艺分类

1、集成电路制造工艺分类1. 双极型工艺（双极型工艺（bipolar）2. MOS工艺工艺3. BiMOS工艺工艺1-1 双极型集成电路工艺(典型的PN结隔离工艺)(P15)1.1.1 工艺流程P-Sub衬底准备（衬底准备（P型）型）光刻光刻n+埋层区埋层区氧化氧化n+埋层区注入埋层区注入 清洁表面清洁表面P-Sub1.1.1 工艺流程（续工艺流程（续1）生长生长n-外延外延 隔离氧化隔离氧化 光刻光刻p+隔离区隔离区p+隔离注入隔离注入 p+隔离推进隔离推进N+N+N-N-1.1.1 工艺流程（续2）光刻硼扩散区光刻硼扩散区P-SubN+N+N-N-P+P+P+硼扩散硼扩散 氧化氧化1.1.1

2、工艺流程（续3）光刻磷扩散区光刻磷扩散区磷扩散磷扩散氧化氧化P-SubN+N+N-N-P+P+P+PP1.1.1 工艺流程（续4）光刻引线孔光刻引线孔清洁表面清洁表面P-SubN+N+N-N-P+P+P+PP1.1.1 工艺流程（续5）蒸镀金属蒸镀金属反刻金属反刻金属P-SubN+N+N-N-P+P+P+PP工艺流程（续6）钝化钝化P-SubN+N+N-N-P+P+P+PP光刻钝化窗口光刻钝化窗口后工序后工序光刻掩膜版汇总埋层区埋层区隔离墙隔离墙硼扩区硼扩区磷扩区磷扩区 引线孔引线孔金属连线金属连线钝化窗口钝化窗口GND Vi Vo VDDTR外延层电极的引出欧姆接触电极：欧姆接触电极：金属与

3、掺杂浓度较低的外延金属与掺杂浓度较低的外延层相接触易形成整流接触层相接触易形成整流接触（金半接触势垒二极（金半接触势垒二极管）管）。因此，。因此，外延层电极引出处应增加浓扩散。外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB埋层的作用1.减小串联电阻减小串联电阻（集成电路中的各个电极均从（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。上表面引出，外延层电阻率较大且路径较长。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+

4、N+钝化层钝化层N+CECEBB2.减小寄生减小寄生pnp晶体管的影响晶体管的影响（第二章介绍）（第二章介绍）隔离的实现1.P+隔离扩散要扩穿外延层，与隔离扩散要扩穿外延层，与p型衬底连通。型衬底连通。因此，将因此，将n型外延层分割成若干型外延层分割成若干个个“岛岛” 。2. P+隔离接电路最低电位，隔离接电路最低电位，使使“岛岛” 与与“岛岛” 之间形成两个背靠背的反偏二极之间形成两个背靠背的反偏二极管。管。N+N+N-epiPN-epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiSiO2P+P+P+SiO2N-epiP

5、PN+N+N+N+CECEBB钝化层钝化层其它双极型集成电路工艺简介对通隔离：对通隔离：减小隔离所占面积减小隔离所占面积泡发射区：泡发射区：减小发射区面积减小发射区面积磷穿透扩散：磷穿透扩散：减小串联电阻减小串联电阻离子注入：离子注入：精确控制参杂浓度和结深精确控制参杂浓度和结深介质隔离：介质隔离：减小漏电流减小漏电流光刻胶光刻胶BP-SubN+埋层埋层SiO2P+P+P+PPN+N+N+N+CECEBB习题 1.1 工艺流程及光刻掩膜版的作用工艺流程及光刻掩膜版的作用 1.3（1） 识版图识版图 1.5 集成度与工艺水平的关系集成度与工艺水平的关系 1.6 工作电压与材料的关系工作电压与材料

6、的关系1.2 MOS集成电路工艺（N阱硅栅CMOS工艺）(P911)参考P阱硅栅CMOS工艺 思考题1.需要几块光刻掩膜版？各自的作用是什么？需要几块光刻掩膜版？各自的作用是什么？2.什么是局部氧化（什么是局部氧化（LOCOS ) ) ？ （Local Oxidation of Silicon) ) 3.什么是硅栅自对准什么是硅栅自对准(Self Aligned )？4. N阱的作用是什么？阱的作用是什么？5. NMOS和和PMOS的源漏如何形成的？的源漏如何形成的？6.衬底电极如何向外引接？衬底电极如何向外引接？1.2.1 主要工艺流程 1.衬底准备P P+ +/P/P外延片外延片P P型单

7、晶片型单晶片P-Sub1.2.1 主要工艺流程 2. 氧化、光刻N-阱(nwell)1.2.1 主要工艺流程 3. N-阱注入，N-阱推进,退火，清洁表面N阱P-SubP-SubN阱1.2.1 主要工艺流程 4. 长薄氧、长氮化硅、光刻场区(active反版)P-Sub1.2.1 主要工艺流程 5.场区氧化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区注入）P-Sub1.2.1 主要工艺流程6. 栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻多晶 （polysiliconpoly)1.2.1 主要工艺流程 7. P+ active注入（Pplus）（ 硅栅自对准）P-SubP-S

8、ubP-Sub1.2.1 主要工艺流程 8. N+ active注入（Nplus Pplus反版） （ 硅栅自对准）P-SubP-SubP-Sub1.2.1 主要工艺流程 9. 淀积BPSG，光刻接触孔(contact)，回流P-SubP-Sub1.2.1 主要工艺流程 10. 蒸镀金属1，反刻金属1（metal1)P-Sub1.2.1 主要工艺流程 11. 绝缘介质淀积，平整化，光刻通孔(via)P-SubP-Sub1.2.1 主要工艺流程 12. 蒸镀金属2，反刻金属2（metal2)P-Sub1.2.1 主要工艺流程13. 钝化层淀积，平整化，光刻钝化窗孔(pad)P-Sub1.2.2

9、光刻掩膜版简图汇总N阱阱有源区有源区多晶多晶 Pplus Nplus引线孔引线孔金属金属1通孔通孔金属金属2钝化钝化1.2.3 局部氧化的作用2. 减缓表面台阶减缓表面台阶3. 减小表面漏电流减小表面漏电流P-SubN-阱阱1. 提高场区阈值电压提高场区阈值电压1.2.4 硅栅自对准的作用 在硅栅形成后，利用硅栅的遮蔽作用在硅栅形成后，利用硅栅的遮蔽作用来形成来形成MOS管的沟道区，使管的沟道区，使MOS管的沟道管的沟道尺寸更精确，寄生电容更小。尺寸更精确，寄生电容更小。P-SubN-阱阱1.2.5 MOS管衬底电极的引出 NMOS管和管和PMOS管的衬底电极都从管的衬底电极都从上表面引出，由

10、于上表面引出，由于P-Sub和和N阱的参杂浓度阱的参杂浓度都较低，为了避免整流接触，电极引出处都较低，为了避免整流接触，电极引出处必须有浓参杂区。必须有浓参杂区。P-SubN-阱阱1.2.6 其它MOS工艺简介双层多晶：双层多晶：易做多晶电容、多晶电阻、叠易做多晶电容、多晶电阻、叠栅栅MOS器件，适合器件，适合CMOS数数/模混合电路、模混合电路、EEPROM等等多层金属：多层金属：便于布线，连线短，连线占面便于布线，连线短，连线占面积小，适合大规模、高速积小，适合大规模、高速CMOS电路电路P阱阱CMOS工艺，双阱工艺，双阱CMOS工艺工艺E/D NMOS工艺工艺1.2.7 习题1.阐述阐述

11、N阱硅栅阱硅栅CMOS集成电路集成电路制造工制造工艺艺的主要流程，说明流程中需要哪些光的主要流程，说明流程中需要哪些光刻掩膜版及其作用。刻掩膜版及其作用。2. NMOS管源漏区的形成需要哪些光管源漏区的形成需要哪些光刻掩膜版。刻掩膜版。1.3 BI CMOS工艺简介 双极型工艺与双极型工艺与MOS工艺相结合，工艺相结合，双极型器件与双极型器件与MOS型器件共存，适合型器件共存，适合模拟和数模拟和数/模混合电路。模混合电路。(P911)1.3.1以CMOS工艺为基础的BI-MOS工艺P+P+N+N+N+N+PN-wellN-wellP-SubP+P+N+N+N+N+PN-wellN-wellP+

12、-SubN+-BLN+-BLP-epi1.3.2以双极型工艺为基础的BI-MOS工艺PN+N+N+PP+-SubN+-BLN+-BLN-epiP+PN+N-epiP-WellN-epiCMOS集成电路制造工集成电路制造工艺艺形成形成N阱阱?初始氧化初始氧化?淀积氮化硅层淀积氮化硅层?光刻光刻1版，定义出版，定义出N阱阱?反应离子刻蚀氮化硅层反应离子刻蚀氮化硅层?N阱离子注入，注磷阱离子注入，注磷形成形成P阱阱? 在在N阱区生长厚氧化层，其它区域被氮化硅阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化层保护而不会被氧化?去掉光刻胶及氮化硅层去掉光刻胶及氮化硅层? P阱离子注入，注硼阱离子注入

13、，注硼推阱推阱?退火驱入退火驱入?去掉去掉N阱区的氧化层阱区的氧化层形成场隔离区形成场隔离区?生长一层薄氧化层生长一层薄氧化层?淀积一层氮化硅淀积一层氮化硅?光刻场隔离区，非隔离光刻场隔离区，非隔离区被光刻胶保护起来区被光刻胶保护起来?反应离子刻蚀氮化硅反应离子刻蚀氮化硅?场区离子注入场区离子注入?热生长厚的场氧化层热生长厚的场氧化层?去掉氮化硅层去掉氮化硅层形成多晶硅栅形成多晶硅栅? 生长栅氧化层生长栅氧化层? 淀积多晶硅淀积多晶硅? 光刻多晶硅栅光刻多晶硅栅? 刻蚀多晶硅栅刻蚀多晶硅栅形成硅化物形成硅化物?淀积氧化层淀积氧化层?反应离子刻蚀氧化层，形成侧壁氧化层反应离子刻蚀氧化层，形成侧壁

14、氧化层?淀积难熔金属淀积难熔金属Ti或或Co等等?低温退火，形成低温退火，形成C-47相的相的TiSi2或或CoSi?去掉氧化层上的没有发生化学反应的去掉氧化层上的没有发生化学反应的Ti或或Co?高温退火，形成低阻稳定的高温退火，形成低阻稳定的TiSi2或或CoSi2形成形成N管源漏区管源漏区?光刻，利用光刻胶将光刻，利用光刻胶将PMOS区保护起来区保护起来?离子注入磷或砷，形成离子注入磷或砷，形成N管源漏区管源漏区形成形成P管源漏区管源漏区?光刻，利用光刻胶将光刻，利用光刻胶将NMOS区保护起来区保护起来?离子注入硼，形成离子注入硼，形成P管源漏区管源漏区形成接触孔形成接触孔? 化学气相淀积

15、磷硅玻璃层化学气相淀积磷硅玻璃层?退火和致密退火和致密?光刻接触孔版光刻接触孔版?反应离子刻蚀磷硅玻璃，形成接触孔反应离子刻蚀磷硅玻璃，形成接触孔形成第一层金属形成第一层金属?淀积金属钨淀积金属钨(W)，形成钨塞，形成钨塞形成第一层金属形成第一层金属?淀积金属层，如淀积金属层，如Al-Si、Al-Si-Cu合金等合金等?光刻第一层金属版，定义出连线图形光刻第一层金属版，定义出连线图形?反应离子刻蚀金属层，形成互连图形反应离子刻蚀金属层，形成互连图形形成穿通接触孔形成穿通接触孔?化学气相淀积化学气相淀积PETEOS?通过化学机械抛光进行平坦化通过化学机械抛光进行平坦化?光刻穿通接触孔版光刻穿通接

16、触孔版?反应离子刻蚀绝缘层，形成穿通接触孔反应离子刻蚀绝缘层，形成穿通接触孔形成第二层金属形成第二层金属?淀积金属层，如淀积金属层，如Al-Si、Al-Si-Cu合金等合金等?光刻第二层金属版，定义出连线图形光刻第二层金属版，定义出连线图形?反应离子刻蚀，形成第二层金属互连图形反应离子刻蚀，形成第二层金属互连图形合金合金 形成钝化层形成钝化层? 在低温条件下在低温条件下(小于小于300)淀积氮化硅淀积氮化硅? 光刻钝化版光刻钝化版? 刻蚀氮化硅，形成钝化图形刻蚀氮化硅，形成钝化图形测试、封装，完成集成电路的制造工艺测试、封装，完成集成电路的制造工艺CMOS集成电路一般采用集成电路一般采用(10

17、0)晶向的硅材料晶向的硅材料AA第三章第三章双极集成电路双极集成电路制造工艺制造工艺制作埋层制作埋层?初始氧化，热生长厚度约为初始氧化，热生长厚度约为5001000nm的氧化层的氧化层?光刻光刻1#版版(埋层版埋层版)，利用反应离子刻蚀技术将光刻窗，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶口中的氧化层刻蚀掉，并去掉光刻胶?进行大剂量进行大剂量As+注入并退火，形成注入并退火，形成n+埋层埋层双极集成电路工艺双极集成电路工艺生长生长n型外延层型外延层?利用利用HF腐蚀掉硅片表面的氧化层腐蚀掉硅片表面的氧化层?将硅片放入外延炉中进行外延，外延层的厚度和掺杂将硅片放入外延炉中进行

18、外延，外延层的厚度和掺杂浓度一般由器件的用途决定浓度一般由器件的用途决定形成横向氧化物隔离区形成横向氧化物隔离区?热生长一层薄氧化层，厚度约热生长一层薄氧化层，厚度约50nm?淀积一层氮化硅，厚度约淀积一层氮化硅，厚度约100nm?光刻光刻2#版版(场区隔离版场区隔离版形成横向氧化物隔离区形成横向氧化物隔离区?利用反应离子刻蚀技术将光刻窗口中的氮化利用反应离子刻蚀技术将光刻窗口中的氮化硅层硅层-氧化层以及一半的外延硅层刻蚀掉氧化层以及一半的外延硅层刻蚀掉?进行硼离子注入进行硼离子注入形成横向氧化物隔离区形成横向氧化物隔离区?去掉光刻胶，把硅片放入氧化炉氧化，形成去掉光刻胶，把硅片放入氧化炉氧化

19、，形成厚的场氧化层隔离区厚的场氧化层隔离区?去掉氮化硅层去掉氮化硅层形成基区形成基区?光刻光刻3#版版(基区版基区版)，利用光刻胶将收集区遮，利用光刻胶将收集区遮挡住，暴露出基区挡住，暴露出基区?基区离子注入硼基区离子注入硼形成接触孔形成接触孔：?光刻光刻4#版版(基区接触孔版基区接触孔版)?进行大剂量硼离子注入进行大剂量硼离子注入?刻蚀掉接触孔中的氧化层刻蚀掉接触孔中的氧化层形成发射区形成发射区?光刻光刻5#版版(发射区版发射区版)，利用光刻胶将基极接触，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔孔保护起来，暴露出发射极和集电极接触孔?进行低能量、高剂量的砷离子注入，形成发射

20、进行低能量、高剂量的砷离子注入，形成发射区和集电区区和集电区金属化金属化?淀积金属，一般是铝或淀积金属，一般是铝或Al-Si、Pt-Si合金等合金等?光刻光刻6#版版(连线版连线版)，形成金属互连线，形成金属互连线合金：使合金：使Al与接触孔中的硅形成良好的欧与接触孔中的硅形成良好的欧姆接触，一般是在姆接触，一般是在450、N2-H2气氛下处气氛下处理理2030分钟分钟形成钝化层形成钝化层?在低温条件下在低温条件下(小于小于300)淀积氮化硅淀积氮化硅?光刻光刻7#版版(钝化版钝化版)?刻蚀氮化硅，形成钝化图形刻蚀氮化硅，形成钝化图形接触与互连接触与互连Al是目前集成电路工艺中最常用的金是目前集成电路工艺中最常用的金属互连材料属互连材料但但Al连线也存在一些比较严重的问题连线也存在一些比较严重的问题?电迁移严重、电阻率偏高、浅结穿透等电迁移严重、电阻率偏高、浅结穿透等Cu连线工艺有望从根本上解决该问题连线工艺有望从根本上解决该问题?IBM、Motorola等已经开发成功等已经开发成功目前，互连线已经占到芯片总面积的目前，互连线已经占到芯片总面积的7080%；且连线的宽度越来越窄，；且连线的宽度越来越窄，电流密度迅速增加电流密度