电子电路数字钟实验报告

1、电子电路课程设计总结报告（数字钟）项目名称：数字钟学院：机械工程学院专业：班级：姓名：穆明国指导老师：一、课程设计题目3二、课程设计的设计任务和基本要求3三、课程设计题目分析 3四、课程设计的电路设计部分 5五、课程设计的总电路图 9六、元器件的使用说明11 七、课程设计的心得体会15八、参考文献15一、课程设计题目: 数字钟二、课程设计任务和基本要求:1）设计数字钟电路（每人一组，独立完成）基本功能：准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为24进位,分和秒的计时要求为60进位；能快速校正时、分的时间。扩展功能：定点闹时功能，比如在7时59分发出闹时信号，持续时间为1分钟；整

2、点报时功能，比如计时到整点时发出声音，且几点响几声。2）提交设计报告（书面形式）画出所设计电路的结构方框图；分析各部分的工作原理；所含集成电路的管脚和功能说明；通过Multisim 等软件对所设计电路进行仿真，提交仿真电路的原理图（电子版）。3）制作数字钟（两人一组共同完成） 实现基本功能，给定统一的元器件，按照自己的设计方案在面包板上搭建实际电路，并达到设计要求。三、课程设计题目分析: 设计要点设计一个精确的秒脉冲信号产生电路设计60进制、24进制计数器设计译码显示电路设计操作方面的校时电路设计整点报时电路 工作原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点

3、报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来

4、对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下:分频器校时电路振荡器秒计数器分计数器时计数器秒译码器分译码器时译码器时显示器秒显示器分显示器 各部件（1） 时钟振荡电路。555定时器与RC组成的多谐振荡器可以产生1kHz的方波信号，可以作为时间标准信号源。（2） 秒脉冲产生电路。分频器电路将1kHz的方波信号经1000次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。（3） 计数电路。电子时钟分为小时、分钟和秒，其中小时为二十四进制，分钟和秒均为六十进制，输出可用数码管显示，所以要求二十四进制为0000000000100011计数，六十进制为000000

5、0001100000计数，并且均为8421编码形式。（4） 校时校分电路。在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。通常可以在整点时刻和利用电台或电视台的信号进行校准，也可以在其他时刻利用别的时间标准进行校对。（5） 译码驱动电路。译码驱动电路将计数器输出的8421码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。（6） 显示数码管。本设计选用LED七段数字显示数码管，检验选用四段数字显示。4、 课程设计的电路设计部分:555振荡器555多谐振荡器产生1kHz。利用555和3个电阻、两个电容完成电路。其中Cf为刚干扰电容，设计电路前根据相关频率计算公式计

6、算R1 R2 C的具体取值并通过示波器的显示来进行微调。公式如下：f=1/T=1.43/(R1+2*R2)*C仿真电路如下：分频器 74LS160在级联使用时一定注意两个使能端EP、ET的设置，只有两个均为高电平才能计数，当第三级控制时一定是第一级和第二级一同控制第三级。如下图所示，第二级的EP、ET一同由第一级的RCO控制，第三级的EP由第二级的RCO控制，而ET由第一级的RCO控制，这样保障了第三级的进位是前两个芯片均计满益处时。60进制计数器由两片74LS290构成六十进制计数器，联接方式如下图，将一片74LS290作为个位（下图芯片1），另一片74LS290作为十位（下图芯片2）。秒计

7、数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP0。下图电路即可作为秒计数器，也可作为分计数器:图4 60 进 制 计 数 器24进制计数器由两片74LS290构成的二十四进制计数器，连接图如下：将一片74LS290作为个位（下图芯片1），另一片作为十位（下图芯片2），当个位值是4，同时十位值是2的时候，两片同时清零。图5 24 进 制 计 数 器译码显示电路译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用与驱动LED七段数码管的译码器常用的有74LS247。74LS247是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴

8、极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R作为限流电阻。在模拟过程中,我们直接选用带有译码器的显示器，也就是将译码器和显示器合并成一个元件。图6 译码显示电路校正模块校正电路的工作原理：校时校分电路基本一致，这里只仿真校分电路，方法是控制六十进制的时钟输入端CP，使用两个三态门或者把秒进位信号（V2信号源仿真）加入，或者把校分的按键信号J1加入，J2用来控制校分和计分切换，由于两个三态门U10A和U11A的使能端有效电平刚好相反，J2接地时为校分功能，J2不接地时为计分功能。校时电路与此电路基本一致。

9、图9 时校正连接电路上电复位在计数器清零端处接一个或门即可。五、总电路图：六、元器件的使用说明：集成异步十进制计数器74LS90集成异步十进制计数器74LS90它是二-五-十进制计数器，若将Qa与CPB相连从CPA输入计数脉冲其输出Qd、Qc、Qb、Qa便成为8421码十进制计数器；若将Qd与CPA相连，从CPB输入计数脉冲其输出Qd、Qc、Qb、Qa便成为5421码十进制计数器。74LS90具有异步清零和异步置九功能。当R0全是高电平，R9至少有一个为低电平时，实现异步清零。当R0至少有一个低电平，R9全是高电平时，实现异步置九。当R0、R9为低电平时，实现计数功能。 8421 BCD码十进

10、制 5421 BCD码十进制74LS90功能表如下:输入输出R01 R02 R91 R92Qd Qc Qb QAH H L H H LL H H L H HL L L LL L L LH L L HH L L H L L L L L LL L 计数计数计数计数 555定时器振荡器由555定时器构成。在555定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准秒信号。555定时器的功能主要由上、下两个比较器1、2的工作状况决定。比较器的参考电压由分压器提供,在电源与地端之间加上电压,且控制端悬空,则上比较器1的反相端“-”加上的参考电压为2/3,下比较器2的同相端“+”加

11、上的参考电压为1/3。若触发端 的输入电压21/3,下比较器2输出为“1”电平,触发器的输入端接受“1”信号,可使触发器输出端为“1”,从而使整个555电路输出为“1”;若阈值端的输入电压62/3,上比较器1输出为“1”电平,触发器的输入端接受“1”信号,可使触发器输出端为“0”,从而使整个555电路输出为“0”。控制电压端外加电压可改变两个比较器的参考电压,不用时,通常将它通过电容(0.01左右)接地。放电管1的输出端为集电极开路输出,其集电极最大电流可达50,因此,具有较大的带灌电流负载能力。若复位端 加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出为“0”电

12、平。只要在555定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可方便地构成多谐振荡器。译码器 74LS48 74LS48芯片是一种常用的七段数码管译码器驱动器，下面是74LS48的引脚图和功能表。74LS48功能表元器件清单序号元件名称数量规格备注1NE555定时器1DIP封装274LS160D6DIP封装374LS48N6DIP封装4共阴数码管65电阻6516电阻41057开关28导线若干9瓷片电容40.1uf1074LS0031174LS20N41274LS04D1213按键21474LS125N21574LS126D21674LS90D37、 实习心得：拿到这份实习任务，因为当初不认真学习，还有时间很久的缘故，根本无从下手，而通过再次翻书，借鉴同学的，与同学讨论等等，让我对数字电路以及各种元器件有了重新的了解。而且通过设计