时序逻辑电路工作原理和方法

1、时序逻辑电路工作原理和方法用驱动方程、状态方程和时序图分析时序逻 了解：中规模集成移位寄存器的。掌握：辑电路的方法。集成时序逻辑电路器件功能表的读法。单向、双向及循环移位寄存器的逻辑功能。 熟悉：移位寄存器的工作原理。本章教学基本要求常用中规模计数器的。同步和异步二进制、十进制、N进制及各种可逆计数器的工作原理的分析方法。 时序逻辑电路的特点任何时刻的输出不仅取决于该时刻的输入信号，而且与电路原有的状态有关。逻辑功能特点：电路结构特点：由存储电路和组合逻辑电路组成。时序逻辑电路的类型同步时序逻辑电路 异步时序逻辑电路 所有触发器的时钟端连在一起。所有触发器在同一个时钟脉冲 CP 控制下同步工作

2、。时钟脉冲 CP 只触发部分触发器，其余触发器由电路内部信号触发。因此，触发器不在同一时钟作用下同步工作。概 述时序电路的一般方框图如下：X(x1,x2xi)代表输入信号Y(y1,y2yj)代表输出信号Z(z1,z2zk)代表存储电路的输入信号Q(q1,q2ql)代表存储电路的输出这些信号之间的关系可以用三个向量函数表示: Y(tn) = FX(tn),Q(tn) 输出方程 Q(tn+1) = GZ(tn),Q(tn) 状态方程 Z(tn) = HX(tn),Q(tn) 驱动方程 tn ,tn+1表示相邻的两个离散时间。Q 称为状态向量。时序电路的表示一、状态转换表 将任何一组输入变量及电路初

3、态的取值代入状态方程和输出方程，即可算出电路的次态和输出值。二、状态转换表 以小圆圈表示电路的各个状态，圆圈中填入存储单元的状态值，圆圈之间用箭头表示状态转换的方向，箭头旁注明输入变量取值和输出值，输入和输出用斜线分开。三、时序图 把在时钟序列脉冲作用下存储电路的状态和输出状态随时间变化的波形画出来，称为时序图。 主要要求： 掌握同步时序逻辑电路的分析方法，了解异步时序逻辑电路的分析方法。理解时钟方程、驱动方程、输出方程、状态方程、状态转换真值表、状态转换图和时序图等概念及求取方法。时序逻辑电路的分析方法 一、同步时序逻辑电路的分析方法：基本步骤：1.根据给定电路写出其时钟方程、输出方 程、2

4、.求状态方程。3.进行状态计算。把电路的输入和现态各种可能取值组合代入状态方程和输出方程进行计算,得到相应的次态和输出。4.画状态图(或时序图)触发器输入信号的逻辑函数式驱动方程例时钟方程：输出方程：输出仅与电路现态有关，为穆尔型时序电路。同步时序电路的时钟方程可省去不写。驱动方程：1写方程式2求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0000011004画状态图、时序图状态图5电路功能

5、时序图有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。例输出方程：输出与输入有关，为米利型时序电路。同步时序电路，时钟方程省去。驱动方程：1写方程式2求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表45电路功能由状态图可以看出，当输入X 0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：0001101100当X

6、1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：0011100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画状态图时序图例: 分析图示逻辑电路的逻辑功能,说明其用途.设初始状态为“0000”。JJJKKK清零计数脉冲Q2Q1Q0F0F1F2解：分析： 从各触发器的C端连接来看，这是一个异步工作方式的计数器。其中，F0 和 F2的C与计数脉冲相连，F1 的时钟端C = Q0 ，即F1只有在Q0的状态从1变为0时才能翻转。（1）各J、K端的逻辑式（ Q0每从1变为0时， 翻转一次）Q1（2）列表注意到F1只有在Q0的状态从1变为0时

7、才能翻转C012345K2111111J1111111J2000100K1111111J0111101K0111111Q2 Q1 Q00 0 00 0 10 1 00 1 11 0 00 0 0这是一个五进制的异步加法计数器。时序图如下CQ0Q1Q21 2 3 4 5试分析图示时序逻辑电路的逻辑功能，列出状态转换表，并画出状态转换图。例解：图示电路为1个异步摩尔型时序逻辑电路。写时钟方程：写驱动方程：写状态方程： 列状态转换表： 状态转换图 异步十进制加法计数器状态转换图 10个有效状态构成计数环 能自启动说明： 六种无效状态 六种无效状态 自启动是指若计数器由于某种原因进入无效状态后，在连续

8、时钟脉冲作用下，能自动从无效状态进入到有效计数状态。 计数器的作用与分类 计数器(Counter)用于计算输入脉冲个数，还常用于分频、定时及进行数字运算等。 计数器分类如下： 按时钟控制方式不同分 异步计数器 同步计数器 同步计数器比异步计数器的速度快得多。异步计数器按计数器功能分加法计数器 减法计数器 加 / 减计数器(又称可逆计数器) 对计数脉冲作递增计数的电路。 对计数脉冲作递减计数的电路。 在加 / 减控制信号作用下，可递增也可递减计数的电路。 按计数进制分按二进制数运算规律进行计数的电路 按十进制数运算规律进行计数的电路 二进制计数器 十进制计数器 任意进制计数器(又称 N 进制计数

9、器)二进制和十进制以外的计数器 计数顺序 电路状态等效十进制数Q2 Q1 Q0012345678 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0012345670一、异步二进制加法计数器三位二进制加法计数器状态表异步计数器的分析方法FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD1. 电路构成与工作原理FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD11J1K1J1K1J1K1J1KC1CPC1Q0C1Q1C1Q2 JK

10、 触发器构成的异步二进制加法计数器 输入第“1”个计数脉冲时，计数器输出为0001”；输入第“2”个计数脉冲时，计数器输出为“0010”。输入第“15”个脉冲时，输出“1111”，当输入第“16”个脉冲时，输出返回初态“0000”，且 Q3 端输出进位信号下降沿。因此，该电路构成 4 位二进制加法计数器。00010010CPQ3Q0Q1Q20000来一个 CP 翻转一次 来一个 Q0 翻转一次 来一个 Q1 翻转一次 来一个 Q2 翻转一次 11110000依次输入脉冲时，计数状态按 4 位二进制数递增规律变化。 工作原理 下面总结一下用不同种类触发器构成异步二进制计数器的方法。2. 异步二进

11、制计数器的构成方法CPi = Qi - 1CPi = Qi - 1减法计数 CPi = Qi - 1CPi = Qi - 1加法计数 下降沿触发式 上升沿触发式 计数触发器的触发信号接法计数规律 将触发器接成计数触发器，然后级联，将计数脉冲CP 从最低位时钟端输入，其他各位时钟端接法如下表：计数器为什么能用作分频器？怎么用？模 M 计数器也是一个 M 分频器， M 分频器的输出信号即为计数器最高位的输出信号。CPQ3Q0Q1Q24 位二进制加法计数器工作波形 3. 计数器用作分频器“000 1”不够减，需向相邻高位借“1”，借“1”后作运算“1000 1 = 111”。 按此则返回 P23Q0

12、Q1Q2计 数 状 态计数顺序000810070106110500141013011211110000Q0Q1Q2计 数 状 态计数顺序000810070106110500141013011211110000Q0Q1Q2计 数 状 态计数顺序000810070106110500141013011211110000三位二进制减法计数器状态表二、异步二进制减法计数器下降沿动作的T触发器构成的异步二进制减法计数器上降沿动作的T触发器构成的异步二进制减法计数器上升沿动作的二进制减法的时序图 异步十进制计数器与异步二进制计数器的计数规律有何不同？ 它们的构成方法有何不同？1. 十进制计数器与 4 位二进

13、制计数器的比较8421BCD 码十进制计数器的设计思想：在 4 位二进制计数器基础上引入反馈，强迫电路在计至状态 1001 后就能返回初始状态 0000，从而利用状态 0000 1001 实现十进制计数。 三、 异步十进制计数器 四位二进制加法计数器态序表 00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计 数 器 状 态计数顺序十进制计数器态序表 000010100190001811107011061010500104110030100210

14、00100000Q0Q1Q2Q3计 数 器 状 态计数顺序十进制计数器与4 位二进制计数器比较 只利用了 4 位二进制加法计数器的前十个状态 0000 1001。8421 码十进制加法计数器计数规律Q0Q1Q2Q3计 数 器 状 态计数顺序10019000181110701106101050010411003010021000100001000000异步十进制加法计数器逻辑图十进制加法计数器时序图异步十进制加法计数器状态转换图计数的最大数目称为计数器的“模”，用 M 表示。模也称为计数长度或计数容量。 N 进制计数器计数规律举例具有 5 个独立的状态，计满 5 个计数脉冲后，电路状态自动进入循

15、环。故为五进制计数器。 五进制计数器也称模 5 计数器；十进制计数器则为模 10 计数器；3 位二进制计数器为模 8 计数器。 n 个触发器有 2n 种输出，最多可实现模 2n 计数。 Q0Q1Q2计 数 状 态计数顺序000500141103010210010000异步2510进制计数器74LS290 74LS290的外引脚图、逻辑符号及逻辑功能图5-31 74LS290 2510进制计数器 (a) 外引脚图 (b) 逻辑符号 输出CP输入异步置数基本工作方式 （1）二进制计数：将计数脉冲由CP0输入，由Q0输出计数顺序计数器状态CP0Q0001120R0（1）R0（2）S9（1）S9（2）

16、Q3Q2Q1Q01 10 0 1 1 0 0 0 0 0 0 0 0 0 0 0 01 0 0 1 计数 计数 计数 计数74LS290功能表 （2）五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出五进制计数器 计数顺序计数器状态CP1Q3 Q2 Q1 00 0 010 0 120 1 030 1 141 0 050 0 0 （3） 8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入 图5-32(c) 8421BCD码十进制计数器 计数计 数 器 状 态顺序Q3 Q2 Q1 Q000 0 0 010 0 0 120 0 1 030 0 1 140 1 0

17、050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1100 0 0 0二进制五进制 同步与异步计数器的根本区别是时钟控制方式不同，导致电路构成也不同。同步计数器与异步计数器有何不同？1. 同步与异步二进制加法计数器比较 一、 同步二进制计数器 态序表和工作波形一样电路结构不同：异步二进制加法计数器的构成方法：将触发器接成计数触发器；最低位触发器用计数脉冲 CP 触发，其他触发器用邻低位输出的下降沿触发。同步二进制加法计数器的构成方法：将触发器接成 T 触发器；各触发器都用计数脉冲 CP 触发，最低位触发器 的T 输入为 1，其他触发器的 T 输入为其低位各触发器输

18、出信号相与。同步计数器同步计数器为什么要那样构成呢？ 通过分析同步二进制加法计数规律就可明白。 因此，应将触发器接成 T 触发器；并接成 T0 = 1， T1 = Q0n ， T2 = Q1n Q0n ， T3 = Q2n Q1n Q0n 。即：最低位触发器 T 输入为 1，其他触发器 T 输入为其低位输出的“与”信号。这样，各触发器当其低位输出信号均为 1 时，来一个时钟就翻转一次，否则状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q

19、3计 数 器 状 态计数顺序根据态序表分析同步二进制加法计数规律Q0来一个时钟就翻转一次。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计 数 器 状 态计数顺序Q1在其低位Q0输出为 1 时，来一个时钟就翻转一次，否则状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计 数 器 状

20、态计数顺序1100Q2在其低位Q0和Q1均为 1 时，来一个时钟翻转一次，否则状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计 数 器 状 态计数顺序10Q3在其低位Q0 、Q1和Q2均为 1 时，来一个时钟翻转一次，否则状态不变。同步二进制加法计数器CO = Q3n Q2n Q1n Q0n进位输出信号FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCOFF01J1K1FF1

21、1J1KQ0nFF21J1KQ0nQ1n&FF31J1KQ0nQ2n&Q1nQ0Q1Q2Q3CO&RDRRRR计数开始前先清零CPC1C1C1C1 各触发器都用 CP 触发2、同步二进制加法计数器电路与工作原理CO = Q3n Q2n Q1n Q0n，因此，CO在计数至“15”时 跃变为高电平，在计至“16”时输出进位信号的下降沿。0100000000000000000000COQ0Q1Q2Q3 输 出计 数 器 状 态计 数顺 序1601511401311201111009180716051402031110110011001100110011110000111100001111111100

22、00000四位二进制加法计数器态序表00001610001501001411001300101210101101101011109000181001701016110150011410113011121111100000Q0Q1Q2Q3计 数 器 状 态计数顺序将触发器接成 T 触发器，并使 T0 = 1，Ti = Qi-1n Qi-2n Q0n，则可构成同步二进制减法计数器。同步二进制减法计数器3、4、同步二进制可逆计数器加减控制端S=1时，下面三个与非门被封锁，进行加计数S=0时，上面三个与非门被封锁，进行减计数加减可控计数器5、可预置同步二进制计数器置数信号时钟输入输出信号进位输出使能信

23、号清零信号数据输入RD =0时异步清零。RD =1、LD=0时同步置数。RD = LD =1且EP=ET=1时，进行同步二进制计数。RD = LD =1且EPET=0时，计数器状态保持不变。74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。74LS161逻辑符号图74LS161功能表 0 0 0 0 d0 d1 d2 d3 计 数 保 持 保 持 X X X X d0 d1 d2 d3 X X X X X X X X X X X X X XXX0111 X X X X 1 1 0 X X 00111112345Q0 Q1 Q2 Q3并行输入D0 D1 D2

24、 D3时钟CP置数LD使 能CTP CTT 清零CR 输 出输 入序号如果让计数器从0000开始计数，可用两个方法实现，一种是先清零后计数,另一种是先预置0000然后计数。计 数 器 的 时 序 图扩展为8位以上二进制计数器的方法举例说明如下:C0=1,2#才有CTP=CTT=1的条件, 高电平只持续一个周期,下一周期到来时,1#片的Q3Q2Q1Q0=0000,2#计数一次当1#,2#都计数满时,3#才具有计数条件,完成一次加1运算二. 同步十进制计数器同步十进制加法计数器的电路根据时序电路的分析方法,可以列出其驱动方程、输出方程。再将驱动方程代入到JK触发器的特性方程,得到状态方程,并进行状

25、态计算。同步十进制加法计数器采用的是8421BCD码,其有效状态从00001001共十个。如果进入非有效状态 ，能够自动返回到有效状态。逻辑图时序图时序图此电路的设计方法参见节8421码同步十进制计数器状态转换图 常用的同步十进制集成芯片很多，如各种LS和CMOS4000及HC系列的“160”“162”“190”“192”等。集成十进制同步加法计数器74LS160/162RD =0时异步清零。RD = LD =1且ET=EP=1时，进行同步二进制计数。RD = LD =1且EPET=0时，计数器状态保持不变。74LS162的引脚排列和74LS160相同，不同之处是74LS162采用同步清零方式

26、。RD =1、LD=0时同步置数。1、用同步清零端或置数端归零构成N进置计数器2、用异步清零端或置数端归零构成N进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的对应代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N 进制计数器。在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS162 74LS163 ；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；74LS290

27、则具有异步清零和异步置数功能。N进制计数器为什么？请看举例说明。 用同步和异步置 0 功能构成 N进制计数器的方法一样吗？利用同步置 0 功能构成 N 进制计数器步骤相同(1) 写出加反馈置 0 信号时所对应的计数状态。(2) 写出反馈置 0 函数。(3) 画连线图。差别异步置 0 计数器加反馈置 0 信号时所对应的计数状态为 SN 。同步置 0 计数器加反馈置 0 信号时所对应的计数状态为 SN-1 。 同步和异步置 0 功能构成 N 进制计数器的方法比较 例 试利用 CT74LS161 和 CT74LS163 的置 0 功能 构成六进制计数器。 解题思路：“161”和“163”均为 4 位

28、二进制计数器，其态序表为：00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计 数 器 状 态计数顺序 在第 6 个计数脉冲输入时，使计数器置 0，即可实现六进制计数。“161”为异步置 0，即只要置 0 端出现有效电平，计数器立刻置零。因此，应在输入第 6 个 CP 脉冲 后，用 S6 = 0110 作为控制信号去控制电路，产生置零信号加到异步置 0 端，使计数器立即置 0。“163”为同步置 0，即置 0 端出现有效电平时，计数器不能立刻置

29、0，只是为置 0作好了准备，需要再输入一个 CP 脉冲 ，才能置 0。因此，应在输入第(6 -1)个 CP 脉冲 后，用 S6-1 = 0101 作为控制信号去控制电路，产生置 0 信号加到异步置零端。当输入第 6 个 CP 脉冲时，计数器置 0。CT74LS161Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP 根据 S6 和 CR 的有效电平写出 画连线图计数输入输出端(1) 用异步置 0 的 CT74LS161 构成六进制计数器解： 写出 S6 的二进制代码S6 = 0110 写出反馈置 0 函数11&(2) 用同步置 0 的 CT74LS163 构成六进制计数器CT74LS

30、163Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP 画连线图输出端 写出 S6-1 的二进制代码S6-1 = S5 = 0101 写出反馈置 0 函数11& 利用置数功能和置 0 功能构成N 进制计数器的原理有何异同？ 利用“161”和 “163”的同步置数功能也可以构成 N 进制计数器。利用置数功能构成 N 进制计数器置0法原理置数法原理当输入第 N 个计数脉冲时，利用置 0 功能对计数器进行置 0 操作，强迫计数器进入计数循环，从而实现 N 进制计数。这种计数器的起始状态值必须是零。当输入第 N 个计数脉冲时，利用置数功能对计数器进行置数操作，强迫计数器进入计数循环，从而实

31、现 N 进制计数。这种计数器的起始状态值就是置入的数，可以是零，也可以非零，因此应用更灵活。置 0 有同步和异步之分，置数也有同步和异步之分。同步置数与异步置数的区别，和同步置 0 与异步置 0 的区别相似。同步置数与异步置数的区别异步置数与时钟脉冲无关，只要异步置数端出现有效电平，置数输入端的数据立刻被置入计数器。因此，利用异步置数功能构成 N 进制计数器时，应在输入第 N 个 CP 脉冲时，通过控制电路产生置数信号，使计数器立即置数。同步置数与时钟脉冲有关，当同步置数端出现有效电平时，并不能立刻置数，只是为置数创造了条件，需再输入一个 CP 脉冲 才能进行置数。 因此，利用同步置数功能构成

32、 N 进制计数器时，应在输入第(N 1)个 CP 脉冲时，通过控制电路产生置数信号，这样，在输入第 N 个 CP 脉冲 时，计数器才被置数。(1)确定 N 进制计数器需用的 N 个计数状态，并确定预置数。 利用置数功能构成 N 进制计数器的步骤(2)写出加反馈置数时所对应的计数器状态：异步置数时， 写出 SN 对应的二进制代码；同步置数时，写出 SN-1 对 应的二进制代码。(3)写出反馈置数函数：根据 SN (或 SN-1)和置数端的有效 电平写出置数信号的逻辑表达式。(4)画连线图。举例(1)确定该十进制计数器所用的计数状态，并确定预置数。解：例 试利用 CT74LS161 的同步置数功能

33、构成十进制计数器。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计 数 器 状 态计数顺序CT74LS161 为 4 位二进制计数器，有 16 个计数状态。通常选用从“0000”开始计数的方式。利用其中任意十个连续的状态均可实现十进制计数。“161”是同步置数，应根据 SN-1 求置数信号。(2)写出 SN-1 的二进制代码 选择计数状态为 0000 1001，因此取置数输入信号为 D3D2D1D0 = 0000。(3)写出反馈置数函数 (4

34、)画连线图 SN-1 = S10-1 = S9 = 1001LD = Q3 Q0 CT74LS161Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP输出1&1例 试利用 CT74LS161 的同步置数功能构成十进制计数器。(1)确定该十进制计数器所用的计数状态，并确定预置数。解：“163”具有同步置 0 和同步置数功能，利用其中任一个都可实现十三进制计数。下面分别用这两种方法设计电路，请留意比较。例 试用 CT74LS163 构成十二进制计数器。解： 确定预置数 写出 S13-1 的二进制代码 写出反馈置数函数 画电路图D3 D2 D1 D0 = 0000S12-1 = S11 =

35、 1011LD = Q3 Q1 Q0 设从 Q3 Q2 Q1 Q0 = 0000 开始计数，则(1) 利用同步置数端 LD 实现十二进制计数器的方法为CT74LS163Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1&1(2)利用同步置 0 端 CR 实现十三进制计数器的方法为 写出 S13-1 的二进制代码 写出反馈置数函数 画电路图S13-1 = S12 = 1100CR = Q3 Q2 CT74LS163Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1&1同步置数法和同步置 0 法构成的十三进制计数器电路比较CT74LS163Q0Q1Q2Q3COD0CTTCT

36、PCRLDD1D2D3CP1&1返回 用反馈清零法将CT74LS290连接成6进制计数器。Q3Q2Q1Q0C0C1S9(1)S9(2)R0(1)R0(2)1.首先将Q0与C1连接组成十进制计数器。2.将置位端接0, Q2和Q1端反馈至清零端。例原理分析：设初始状态为00001.因为R0(1)=R0(2)=S9(1)=S9(2)=0，所以电路为计数状态，从0000开始计数。2.当第五个计数脉冲过后，输出为 0101。再来一个计数脉冲时，输出变为0110，由于Q1和Q2分别接R0(1)和R0(2)清零端，所以0110这个状态，刚一出现，马上又变为0000。用74LS163来构成一个十二进制计数器。

37、（1）写出状态SN-1的二进制代码。（3）画连线图。SN-1S12-1S111011（2）求归零逻辑。例D0D3可随意处理D0D3必须都接0用74LS161来构成一个十二进制计数器。SNS121100例D0D3可随意处理D0D3必须都接0SN-1S111011计数器容量的扩展异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。100进制计数器60进制计数器64进制计数器12位二进制计数器（慢速计数方式）利用多片74LS161实现大容量计数 先用级联法 计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容

38、量更大的N（=M1M2）进制计数器。 一般集成计数器都设有级联用的输入端和输出端。 同步计数器实现的方法：低位的进位信号高位的保持功能控制端（相当于触发器的T端） 有进位时，高位计数功能T 1；无进位时，高位保持功能T 0。 用两片CT74LS161级联成1616进制同步加法计数器 低位片高位片在计到1111以前，CO10，高位片保持原状态不变在计到1111时，CO11，高位片在下一个CP加一例：用两片74LS161级联成五十进制计数器 00100011实现从0000 0000到0011 0001的50进制计数器十进制数50对应的二进制数为0011 0010 本节小结：计数器是一种应用十分广泛

39、的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。计数器可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用集成计数器构成N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得N进制计数器。了解集成移位寄存器的应用。主要要求：理解寄存器和移位寄存器的作用和工作原理。寄存器86 数字电路和计算机中用来暂时存放二进制代码、指令、运算数据或结果的逻辑部件称为寄存器。 寄存器可以由触发器组成，由于一个双稳态触发器可以存储一位二进制数码，要存放N位二进制数，就需要

40、N个触发器。常用的有四位、八位、十六位等寄存器。 寄存器存放（输入）和取出（输出）数码的方式有并行和串行两种。 按功能不同,寄存器常分为数码寄存器和移位寄存器两种。 下面请看置数演示数码寄存器 Register，用于存放二进制数码。4 位 寄 存 器Q0 Q1 Q2Q3 Q0 Q1 Q2 Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D R R R R D1 D2 D3 C11DCR1D1D1D1D 由D 触发器构成，因此能锁存输入数据。D0D1 D2D3RRRR1CR CR 为异步清零端，当 CR = 0 时，各触发器均被置 0。寄存器工作时，CR 应为高电平。 D0 D3 称为

41、并行数据输入端，当时钟 CP 上升沿到达时，D0 D3 被并行置入到 4 个触发器中，使 Q3 Q2 Q1 Q0 = D3 D2 D1 D0。D0D1 D2D3D0D1 D2D3D0D1 D2D3在 CR = 1 且CP上升沿未到达时，各触发器的状态不变，即寄存的数码保持不变。Q0 Q3 是同时输出的，这种输出方式称并行输出。Q0 Q1Q2 Q3数码寄存器是具有接收数码、存储数码功能的时序逻辑部件。5.2.2 移位寄存器在控制信号作用下，可实现右移也可实现左移。 双向移位寄 存 器单向移位寄 存 器 左 移寄存器 右 移寄存器每输入一个移位脉冲，移位寄存器中的数码依次向右移动 1 位。 每输入

42、一个移位脉冲，移位寄存器中的数码依次向左移动 1 位。 Shift register用于存放数码和使数码根据需要向左或向右移位。1. 单向移位寄存器的结构与工作原理右移输入D0D1D3DID2右移输出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脉冲CP右 移 位 寄 存 器 由 D 触发器构成。在 CP 上升沿作用下，串行输入数据 DI逐步被移入 FF0 中；同时，数据逐步被右移。D0=DI，D1=Q0，D2=Q1，D3= Q2。DI右移输入D0Q0右移输出D1D2D3Q1Q2Q31D1D1D1D1. 单向移位寄存器的结构与工作原理设串行输入数码DI= 1011

43、，电路初态为 Q3Q2Q1Q0= 0000。可见，移位寄存器除了能寄存数码外，还能实现数据的串、并行转换。在 4 个移位脉冲作用下，串行输入的 4 位数码 1011 全部存入寄存器，并由 Q3、Q2、Q1 和 Q0 并行输出。举例说明工作原理CP011 1D0Q0Q1Q2Q31101RDRDDSLDSRCPCT74LS194Q0Q1Q2Q3M1M0D0D1D2D32. 双向移位寄存器 74LS194Q3Q2Q1Q0SRSLM1M0D3D2D1D0移位脉冲输入端右移串行数码输 入 端并行数码输入端左移串行数码输入端 工作方式控制端M1 M0 = 00 时，保持功能。M1 M0 = 01 时，右移

44、功能。M1 M0 = 10 时，左移功能。M1 M0 = 11 时，并行存入 功能。并行数据输出端，从高位到低位依次为 Q3 Q0。异步置 0 端低电平有效74LS194的功能表d0000保 持01左移输入00Q3Q2Q111左移输入11Q3Q2Q11011右移输入0Q2Q1Q000101右移输入1Q2Q1Q011101并行置数d3d2d1d0d3d2d1111保 持01置零00000Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR说明输 出输 入935. 6. 3 寄存器的应用 移位寄存器在数字装置中作为逻辑部件，应用十分广泛。除了在计算机中大量应用于乘、除法所必须的移位操作及数

45、据存储外，还可以用它作为数字延迟线，串行、并行数码转换器以及构成各种环形计数器等。 94 如果把移位寄存器的输出，以一定的方式反馈到第n位D触发器Fn的输入端Dn，则可构成许多特殊编码的移位寄存器型计数器。 2. 环形计数器 （1）电路组成 （2）工作原理 特性方程：状态方程：（CP的上升沿有效） 是一个自循环的左移移位寄存器。 95状态图： 注：有效循环的四种状态在每一个时刻，只有一个触发器Q端作为电路的输出状态，且在连续的CP作用下，触发器的Q端轮流出现矩形脉冲，故此电路又称为环形脉冲分配器。如上例环形分配 “1”。 电路不能自启动 （CP的上升沿有效）状态方程：将上电路作如下改进，可得能

46、够自启动电路。 97利用并行置数功能 S1S0 =11将电路初态置为Q3Q2Q1Q0 = D3D2D1D0 = 1000用移位寄存器CT74LS194 构成顺序脉冲发生器CP12345678Q3Q2Q1Q0电路执行左移功能。 来一个 CP 脉冲，各位左移一次，即 Q3 Q2 Q1 Q0。左移输入信号 DSL 由 Q0 提供，因此能实现循环左移。顺序脉冲宽度为一个 CP 周期。D0D3D2D1Q3Q2Q1Q0S1S0DSLDSRCPCT74LS19411000Cr1110983. 扭环形计数器 扭环形计数器的结构特点是：D0i，如图示。状态方程：（CP的上升沿有效）99状态图： 它有8个有效状态，8个无效状态，电路不能自启动，工作时应预先将计数器置成 0000 状态。 状态方程：（CP的上升沿有效）100将以上电路作如下改进，可得能够自启动电路。驱动方程： 特性方程： 状态方程： （CP上升沿有效）1