自考02325计算机系统结构考点笔记

1、第一章概论第一节计算机系统的层次结构计算机系统=硬件/固件+软件计算机语言从低级到高级发展：高一级语言的语句相对于低一级语言来说功能更强，更便于应用，但又都以低级语言为基础。层次结构由高到低依次为： 应用语言机器级 M5、高级语言机器级 M4、汇编语言机器级 M3、OS机器级M2、传统机器语言机器级 M1、微程序机器级 M0。虚拟机：由软件实现的机器。语言实现的两种基本技术：翻译：先把N+1级程序全部转换成 N级后，再去执行新产生的 N级程序，在执行过程中 N+1级程序不再被访问。解释：每当一条 N+1级指令被译码后，就直接去执行等效的N级指令，然后再去取下一条N+1级指令，以此重复执行。第二

2、节计算机系统结构、计算机组成和计算机实现一、计算机系统结构的定义和内涵定义：它是软件和硬件/固件的交界面，即机器语言程序员看到的机器物理系统的抽象。实质：确定计算机系统中软、硬件的界面，界面之上是硬件和软件实现的功能，界面之下是 硬件和固件实现的功能。透明性：在计算机技术中，把这种本来存在的事物或属性从某个角度看不到，则称对它是透明的。二、计算机组成与计算机实现的定义和内涵.计算机组成定义：计算机系统结构的逻辑实现，包括机器级内部的数据流和控制流的组成以及逻辑设计等。.计算机实现定义：指的是计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集 成度和速度，器件、模块的划分与连接，专

3、用器件的设计。三、计算机系统结构、组成和实现的相互关系和影响1）相同系统结构，可以有不同的组成；2） 一种组成可以有多种不同的实现方法；3）采用不同的系统结构会使可以采用的组成技术产生差异；4）组成也会影响结构。第三节计算机系统的软、硬件取舍及定量设计原理一、 软硬件取舍的基本原则软、硬件功能的分配比例对计算机性能的影响：提高硬件功能的比例可提高解题速度，减少程序所需的存储空间，但会增加硬件成本，降低硬件利用率和计算机系统的灵活性级适应性； 而提高软件功能的比例可降低硬件成本，提高系统的灵活性、适应性，但解题速度会下降， 软件设计费用和所需的存储器用量增加。1,从实现费用、速度和其他性能要求综

4、合考虑，获取高的性价比。2.要考虑到准备采用和可能采用的组成技术，使之尽可能不要过多或不合理地限制各种组成、实现技术的采用。3,不能仅从“硬”的角度去考虑如何便于应用组成技术的成果和便于发挥器件技术的发展， 还应从“软”的角度把如何为编译和OS的实现以及为高级语言程序的设计提供更多、更 好的硬件支持放在首位。二、计算机系统的定量设计原理Huffman 原理尽可能加速处理高频率的事件远比加速处理概率很低的事件对性能的提高要显著。Amdahl 定律1)思想：加快某部件执行速度所能获得的系统性能加速比，受限于该部件的执行时 间占系统中系统中总执行时间的百分比。2) 加速比 Sp=Told/Tnew=

5、1/(1-Fnew) + 可改进比 Fnew/部件加速比 Rnew)3)原理：定义系统性能的加速比，确定对系统中性能瓶颈部件，计算改进某些部件 所获得的性能提高。程序访问的局部性定律1)空间局部性：循环语句；变量、数据。2)时间局部性：顺序语句；字符串、数组。三、计算机系统设计的主要任务和方法.计算机系统设计的主要任务.计算机系统的设计方法第四节 软件、应用、器件的发展对系统结构的影响一、软件发展对系统结构的影响软件的可移植性：一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一 台计算机上正确地运行，同一软件可应用于不同的环境。实现软件移植的技术：1.统一Wj级语百概念：设计出一

6、种完全通用的高级语言，为程序员所用。应用：这种技术应用于结构相同以至完全不同的机器之间高级语言程序的软件移植。2,采用系列机概念：由同一厂家生产的具有相同的系统结构，但具有不同组成和实现的一系列不同型号的机器。应用：这种技术只能应用在结构相同或相似的机器之间的汇编程序的软件移植。3.模拟和仿真1）模拟概念：用机器语言程序解释实现软件移植的方法称为模拟。特点：运行速度慢，性能较差。2） 仿真概念：用微程序直接解释另一种机器指令系统的方法就称为仿真。特点：与模拟一样，除了仿真目标机的指令系统之外，还要仿真其存储体系、I/O系统和控制台的操作。 仿真和模拟的主要区别在解释用的语言。仿真是用微程序解释

7、， 其解释程序存储于控制存储器中；而模拟是用机器语言程序解释，其解释程序存储于主存中。 3）模拟和仿真的选择 不同系列间的软件移植一般是仿真和模拟并行。频繁使用的易于仿真的机器指令宜用仿真，以提高速度；很少使用的、难以仿真的指令及I/O操作宜用模拟。即使两种机器系统差别不大，往往也需要模拟来完成机器间的映像。二、应用的发展对系统结构的影响计算机应用可归纳为向上升级的4类：数据处理、信息处理、知识处理、智能处理。三、器件发展对系统结构的影响.改变了逻辑设计的传统方法。.随时间呈指数地改进，使计算机的性价比有了显著提高。.加速了结构的“下移”。.促进了算法、语言和软件的发展。第五节系统结构中的并行

8、性开发及计算机系统的分类一、并行性的概念与开发.并行性的含义与级别a）定义：解题中具有可以同时进行运算或操作的特性，称为并行性。并行性包含同时性和并发性二重含义。同时性指两个或多个事件在同一时刻发生。并发性指两个或多个事件在同一时间间隔内发生。b）从不同的角度，并行性有不同的等级：1）从计算机系统执行程序的角度来看指令内部指令之间任务或进程之间作用或程序之间2）从计算机系统处理数据的角度来看位串字串位并字串位片串字并全并行3）从计算机信息加工的各个步骤和阶段来看存储器操作并行处理器操作步骤并行处理器操作并行指令、任务、作业并行.并发性开发的途径时间重叠让多个处理过程在时间上相互错开，轮流重叠地

9、使用同一套硬件设备的各个部分，加快硬件周转来赢得速度。如流水线。2）资源重复通过重复设置硬件资源来提高可靠性或性能。如多CPU、多核、多内存。3）资源共享用软件的方法，让多个用户按一定时间顺序轮流使用同一套资源来提高资源利用率，相应地也就提高了系统的性能。如分时调度。.计算机系统的并发性发展.多机系统的耦合度耦合度反映多机系统中各机器之间物理连接的紧密程度和交叉作用能力的强弱。二、计算机系统的分类Flynn分类法：单指令流单数据流 SISH单指令流多数据流 SIMD、多指令流单数据流 MISD、 多指令流多数据流 MIMD。第二章数据表示、寻址方式与指令系统第一节数据表示一、数据表示与数据结构

10、数据表示：计算机硬件识别、指令集可直接引用的数据类型。数据结构：由软件进行处理和实现的各种数据类型。关系：不同的数据表示可为数据结构的实现提供不同的支持。实质上是软、硬件的取舍。二、高级数据表示.自定义数据表示1）标志符数据表示（一指令对一数据）主要优点：简化了指令系统和程序设计。简化了编译程序。便于实现一致性校验。能由硬件自动变换数据类型。支持数据库系统的实现与数据类型无关的要求。为软件调试和应用软件开发提供了支持。主要缺点：每个数据字因增设标志符，增加程序所占的主存空间。采用标志符会降低指令的执行速度。2）数据描述符（一指令对多数据）数据描述符和标志符的差别：标志符是和每个数据相连，合存在

11、一个存储单元中， 描述单个数据的类型特征；数据描述符则是与数据分开存放，用于描述所要访问的数据是整块的还是单个的，访问该数据块或数据元素所要的地址以及其他信息等。.向量、数组数据表示节省大量存储空间，也由于不必处理零元素，而节省不少处理时间。3,堆栈数据表示在编译和子程序调用中很有用。1）由高速寄存器组成的硬件堆栈，并附加控制电路，让它与主存中的堆栈区在逻辑上构成整体，使堆栈的访问速度是寄存器的，容量是主存的。2）有丰富的堆栈操作指令且功能很强，可直接对堆栈中的数据进行各种运算和处理。3）有力地支持了高级语言程序的编译。4）有力地支持了子程序的嵌套和递归调用。三、引入数据表示的原则.看系统的效

12、率是否显著提高， 包括实现时间和存储空间是否有显著减少。主存和处理机之间传送的信息量越少，实现时间就越少。.看引入这种数据表示后，其通过性和利用率是否提高。四、浮点数尾数基值大小和下溢处理方法的选择.浮点数尾数基值的选择1）可表示数的范围：随 Rm增大，范围增大。2） 可表示数的个数：随 Rm增大，个数增大。3）数在数轴上的分布：随 Rm增大，密度更稀疏。4）可表示数的精度：随 Rm增大而单调下降。5）运算中的精度损失：随 Rm增大，精度的损失越小。6）运算速度：随Rm增大，运算速度可以提高。2.浮点数尾数的下溢处理方法1）截断法：将尾数超出计算机字长的部分截去。特点：实现简单不增加硬件和处理

13、时间，但误差较大且无法调节，很少使用。2） 舍入法：增设一附加位存放溢出最高位，每次进行尾数下溢处理时，附加位加1。特点：实现简单，增加硬件少，误差小。但处理速度慢。多用于中低速计算机。3）恒置1”法：将计算机运行的规定字长的最低位恒置为“1”。特点：实现最简单，不增加硬件和处理时间，平均误差趋于0。最大误差大，多用于中、高速计算机。4） 查表舍入法：用 ROM或PLA存放下溢处理表。特点：速度快，平均误差可调节到0。硬件量大，使用很多。计算机组成设计必须注意解决好数的下溢处理，因为这种精度损失对系统程序和应用程序设计者都是透明的，设计得不好，同样的题目在用不同下溢处理方法的计算机上会得到不同

14、的运算结果。下溢处理方法的选择是在速度、误差、造假、实现方便等多方便的综合权衡。第二节寻址方式寻址方式Addressing mode是指一种指令集结构如何确定所要访问的数据的地址。 一、寻址方式的三种面向1）面向寄存器：保存在寄存器，少量送入主存。2）面向堆栈：主要访问堆栈，少量访问主存或寄存器。3） 面向主存：主要访问主存，少量访问寄存器。二、寻址方式在指令中的指明1）占用操作码中的某些位来指明。2）不占用操作码，而是在地址码部分专门设置寻址方式位字段指明。三、程序在主存中的定位技术逻辑地址：程序员编程用的地址；物理地址：程序在主存中的实际地址。静态再定位目的程序装入主存，用软件将逻辑地址变

15、换成物理地址。动态再定位指令不修改，通过基址寻址法来解决。（越界判断：逻辑空间小于实存空间）虚实地址映像表查表获得。（虚拟页式存储器）四、物理主存中信息的存储分布为了使任何时候所需的信息都只用一个存储周期访问到，要求信息在主存中存放的地址必须是信息宽度的整数倍。否则，可能发生信息跨主存边界存放，此时认为地址有错，不予访问。第三节指令系统的设计和优化一、指令系统设计的基本原则指令系统是软、硬件的主要界面，它在很大程度上决定了计算机具有的基本功能。二、指令操作码的优化指令是由操作码和地址码两部分组成的。指令格式优化：用最短的位数来表示指令的操作信息和地址信息，使程序中指令的平均字长最短。操作码优化

16、：缩短指令字长，减少程序总位数，增加指令字能表示的操作信息和地址信息。扩展操作码也必须遵守短码不能是长码的前缀的原则。三、指令字格式的优化措施：1）采用扩展操作码。并根据指令的频度Pi的分布情况选择合适的编码方式，以缩短操作码的平均长度。2）采用多种寻址方式，以缩短地址码的长度， 并在有限的地址长度内提供更多的地址 信息。3）采用多种地址制，以增强指令的功能， 这样从宏观上就能缩短程序的长度，并加快程序的执行速度。在同种地址制内再采用多种地址形式，让每种地址字段可以有多种长度，且让长操作码与短地址码进行组配。5）在维持指令字在存储器中按整数边界存储的前提下，使用多种不同的指令字长度。第四节 指

17、令系统的发展和改进一、CISC和 RISCCISC复杂指令集计算机、RISC精简指令系统计算机二、按CISC方向发展和改进指令系统.面向目标程序的优化实现改进1）通过对大量已有机器的机器语言程序及其执行情况，统计各种指令和指令串的使用频率加以分析和改进。2）增设强功能复合指令来取代原先由常用宏指令或子程序实现的功能，由微程序解释实现。.面向高级语言的优化实现改进1）通过对源程序中各种高级语言语句的使用频率进行统计来分析改进。2）如何面向编译，优化代码生成来改进。3）改进指令系统，使它与各种语言间的语义差距都有同等的缩小。4）采用让计算机具有分别面向各种高级语言的多种指令系统、多种系统结构的面向

18、问题动态自寻优的计算机系统。5）发展高级语言计算机。（直接执行/通过汇编语言间接执行）.面向OS的优化实现改进1）通过对OS中常用指令和指令串的使用频度进行统计分析来改进。2）考虑如何增设专用于 OS的新指令。3）把OS中频繁使用时，对速度影响大的机构型软件子系统硬化或固化，改为直接用 硬件或微程序解释实现。4）发展让OS由专门的处理机来执行的功能分布处理系统结构。三、按RISC方向发展和改进指令系统CISC的问题1）指令系统庞大，200条以上。2）许多指令系统的操作繁杂，执行速度很低。3）编译程序难以优化生成高效机器语言程序。4）许多指令使用频率很低。设计RISC的基本原则1）确定指令系统时

19、，只选择使用频度很高的那些指令，在此基础上增加少量能有效支持OS、高级语言实现及其他功能的指令，大大减少指令条数，一般不超过100条。2）减少指令系统所用寻址方式种类，一般不超过两种。3）让所有指令都在一个机器周期完成。4）扩大通用寄存器数，一般不少于32个，尽量减少访存，所有指令只有存（STORE）、 取（LOAD）指令访存，其他指令一律只对寄存器操作。5）为了提高指令执行速度，大多数指令都用硬联控制实现，少数指令才用微程序实现。6）通过精简指令和优化设计编译程序，简单、有效地支持高级语言的实现。设计RISC结构采用的基本技术按设计RISC的一般原则来设计。2）逻辑实现采用硬联和微程序相结合

20、。在CPU中设置大量工作寄存器并采用重叠寄存器窗口。【设计RISC结构的重叠寄存器窗口技术：采用让相邻过程的低区和高区公用同一组物理寄存器的重叠技术，可实现这两个过程直接交换参数，显著地减少过程调用和返回的执行时间、执行指令的条数和访存次数。】4）指令用流水和延迟转移。5）采用高速缓冲存储器 Cache,设置指令Cache和数据Cache分别存放指令和数据。优化设计编译系统。4. RISC技术的发展1）简化指令系统设计，适合 VLSI实现。2）提高计算机的执行速度和效率。3）降低设计成本，提高系统的可靠性。4）可直接支持高级语言的实现，简化编译程序的设计。RISC存在的问题：1）由于指令少，使

21、原来在CISC上由单一指令完成的某些复杂功能现在要用多条RISC指令才能完成，加重了汇编语言程序设计的负担，增加了机器语言程序的长度，占用存储空间多，加大了指令的信息流量。2）对浮点运算的执行和虚拟存储器的支持仍显不足。3） RISC计算器的编译程序比 CISC的难写。第三章存储、中断、总线与I/O系统第一节存储系统的基本要求和并行主存系统一、存储系统的基本要求从用户的角度来看：容量、速度、价格。三个要求是互相冲突的。 在存储器所有器件一定的条件下，容量越大，因其延迟增大会使速度降低；容量越大，存储器总价格会越大；存储器速度越快，价格也越高。二、并行主存系统能并行读出多个CPU字的单体多字和多

22、体单字、多体多字的交叉访问主存系统被称为并行 主存系统。平均字数B=（1-（1- ym）/入，转移概率入定义为给定指令的下条指令地址为非顺序地址的概 率。局限性：提高模数m对提高主存实际频宽的影响已不显著了。实际上模数m的进一步增大，会因工程实现上的问题，导致实际性能反而可能更低，且价格更高，所以，模数m不宜太大。必要性：正因为程序的转移概率不会很低，数据分布的离散性较大，所以单纯靠增大m来提高并行主存系统的频宽是有限的，而且性价比还会随m的增大而下降。如果采用并行主存系统仍不能满足速度上的要求，就必须从系统结构上进行改进，采用存储体系。第二节中断系统定义：? 中断：CPU中止正在执行的程序，

23、 转去处理随机提出的请求， 待处理完后，再回到原先 被打断的程序继续恢复执行的过程。? 中断系统：响应和处理各种中断的软、硬件总体。? 中断源：引起中断的各种事件。? 中断请求：中断源向中断系统发出请求中断的申请。? 中断响应：允许其中断 CPU现行程序的运行，转去中断处理程序。? 中断向量：CPU响应中断时，开始执行中断服务程序前， 所跳转到的一个特定的地址。? 中断使能：允许 CPU响应中断请求，做出中断处理。? 中断屏蔽，组织 CPU响应中断请求，禁止中断处理。? 中断优先级：指示中断请求的紧迫程序? 中断嵌套：在进行中断处理时响应高优先级的中断。一、中断的分类和分级.中断的分类机器校验

24、、管理程序调用、程序性、外部、输入/输出、重启。.中断的分级1）第1级：机器校验。第2级：程序性中断和管理程序调用。3）第3级：外部中断。第4级：输入/输出。5）第5级：重启。二、中断的响应次序与处理次序中断的响应次序是在同时发生多个不同中断类的中断请求时，中断响应硬件中的排队器所决定的响应次序。中断的处理要由中断处理程序来完成，而中断处理程序在执行前或执行中是可以被中断的。三、中断系统的软、硬件功能分配定义：中断处理程序软件和中断响应硬件的功能的分配。第三节总线系统一、总线的分类定义：总线（Bus）是一组信号线的集合，它定义了各引线的信号、电气和机械特性，使计 算机系统内部的各部件之间以及外

25、部的各系统之间建立信号联系，进行数据传递和通信。 总线按在系统中的位置分类：芯片级；板级；系统级。.专用总线：1)优点：多个部件可以同时收 /发信息，系统流量高；通信时不指明源和目的，控制 简单；任何总线的失效只会使连于该总线的两个部件不能直接通信，它们仍然可以通过其他部件间接通信，系统可靠。) 缺点：总线数多。只适用于实现某个设备仅与另一个设备的连接。2.非专用总线：优点：总线数少，造价低；总线接口标准化、模块化强；可扩充能力强，部件的增加不会使电缆、接口和驱动电路激增；易用多重总线来提高总线的贷款和可靠性，使故障弱化。2)缺点：系统流量小，经常出现争用总线， 使未获得总线使用权的部件不得不

26、等待而 降低效率。适宜用于I/O系统。二、总线的控制方式串行链接优点：选择算法简单，用于解决总线控制分配的控制线的线数少，只需要3根，且不取决于部件的数量；部件的增减容易，只需简单地把它连到总线上或从总线上去掉即可，可扩充好；由于逻辑简单，容易通过重复设置可高可靠性。缺点：对“总线可用”线及其有关电路的失效敏感，如果部件i不能正确传送”总线可用 “信号，则部件i之后的所有部件将得不到总线的使用权。增减或移动部件受限。定时查询优点：因计数器初值、部件号均可有程序制定，优先次序可用程序控制，灵活性强；不会因某个部件失效而影响其他部件对总线的使用，可靠性高。缺点：控制线的线数较多，需要 2+long

27、2(N)根；可以共享总线的部件数受限于定时查询线的线数，扩展性稍差；控制较为复杂；总线分配的速度取决于计数信号的频率和部件数，不能很高。独立请求优点：总线分配的速度很快，所有部件的总线请求同时送到总线控制器，不用查询；控制器可以使用程序可控的预订方式、自适应方式、循环方式或它们的混合方式灵活确定下一个使用总线的部件；能方便地隔离失效部件的请求。缺点：控制线数量过大，为控制N个设备必须有2N+1根控制线，而且总线控制器要复杂得多。三、总线的通信技术1,同步通信2.异步通信四、数据宽度与总线线数1,数据宽度定义：I/O设备取得I/O总线后所传送数据的总量。数据宽度分类：单字、定长块、可变长块、单字

28、加定长块、单字加可变长块。2,总线线数第四节 I/O系统一、I/O系统概述I/O系统包括输入/输出设备、设备控制器及与输入/输出操作有关的软、硬件。I/O系统3种方式：程序控制I/O、直接存储器访问 DMA、I/O处理机方式。I/O处理机方式：通道（Channel）方式、外围处理机（PPU）方式。二、通道处理机的工作原理和流量设计通道处理机的工作原理根据通道数据传送期中信息传送方式的不同，分为：1）字节多路：适用于连接大量的像光电机等字符类低速设备。2）数组多路：适合于连接多台磁盘等高速设备。3）选择通道：适合于优先级高的磁盘等高速设备，让它独占通道，只能执行一道通道程序。2,通道流量设计1）

29、字节多路：每选择一台设备只传一个字节，Fmaxbyte=1/（Ts+Td）,2）数组多路：每选择一台设备可传送完K个字节，Fmaxblock=K/（Ts+K*Td）=1/（Ts/K+Td）3）选择通道：每选择一台设备就把 N个字节全部的传送完，Fmaxselect=N/（Ts+N*Td）=1/（Ts/N+Td）第四章存储体系第一节基本概念一、存储体系及其分支存储体系：即层次结构是让构成存储系统的几种不同的存储器（M1Mn ）之间配上辅助软、硬件或辅助硬件，使之从应用程序员角度来看，它们在逻辑上是一个整体。虚拟存储器是因为主存容量满足不了要求而提出来的。因主存速度满足不了要求而引出了Cache存

30、储器。二、存储体系的构成依据三、存储体系的性能参数存储层次的每位价格 C=(C1*Sm1+C2*Sm2)/(Sm1+Sm2)。命中率：CPU访问存储系统时，在 M1中找到所需信息的概率。存储层次的等效访问时间Ta=H*Ta1+(1-H)Ta2 。存储层次的访问效率 e=Ta1/Ta越接近1越好。CPU对存储层次访问时间比 r=Ta2/Ta1 。e=Ta1/Ta=Ta1/(h*Ta1+(1-H)*Ta2)=1/(H+(1-H)*r)。在主、辅存之间增加一级，使级间r值不会过大，有利于降低对 H的要求，以获得同样的e。第二节虚拟存储器一、虚拟存储器的管理方式.段式管理将主存按段分配的存储管理方式称

31、为段式管理。.页式管理页式存储是把主存空间和程序空间都机械式地等分成固定大小的页，按页的顺序编号。.段页式管理段页式存储是把实(主)存机械地等分成固定大小的页，程序按模块分段，每个段又分成与实主存页面大小相同的页。二、页式虚拟存储器的构成.地址的映像和变换全相联映像的实页冲突概率最低。.页面替换算法随机算法RAND先进先出算法FIFO3)近期最少使用算法 LRU4)优化替换算法OPTLRU和OPT是堆栈型算法，FIFO不是。页面失效频率PFF算法：当主存页面失效率超过某个值，就自动增加分配给该道程序的主存页数，以提高命中率；而当主存页面失效率低于某个值时，就自动减少分配给该道程序的主存页数，以

32、便释放出这部分主存页面位置供其他程序用，从而使整个系统总的主存命中率和利用率得到提高。 3.虚拟存储器工作的全过程三、页式虚拟存储器实现中的问题.页面失效的处理.提高虚拟存储器等效访问速度的措施TLB:存放当前正在使用的虚、实地址映像关系的部分表。慢表：存放全部虚、实地址映像关系的表。结论：如果TLB的命中率不高，系统效率会显著下降。TLB如果用堆栈型替换算法，则 TLB容量越大，其命中率就越高。但容量越大，会使相连查找的速度越低，所以快表的命中率和查表速度有矛盾。于是TLB和慢表实际构成了一个两级层次，其所用的替换算法一般也是LRU算法。.影响主存命中率和 CPU效率的某些因素1）当分配给某

33、道程序的主存容量S1 一定时，随着页面大小Sp由很小开始增大，命中率H先逐渐增大，到达某个最大值后又减小。同时，分配给该道程序的容量S1增大可普遍提高命中率，达到最高命中率时的页面大小Sp也可以大一些。2）分配给某道程序的容量 S1的增大也只是在开始时对H提高有明显作用。第三节告诉缓冲存储器一、工作原理和基本结构高速缓冲（Cache）存储器是为了弥补主存速度的不足，在处理机和主存之间设置一个高速、小容量的Cache,构成Cache主存存储层次，使之从CPU角度来看，速度接近于Cache , 容量却是主存的。二、地址的映像与变换地址的映像就是将每个主存块按某种规则装入Cache中；地址的变换就是

34、每次访Cache时怎样将主存地址变换成 Cache地址。映像规则的选择除了看所用的地址映像和变换硬件是否速度高、价格低和实现方便外，还要看块冲突概率是否低、Cache空间利用率是否高。.全相联映像和变换块冲突概率最低，只有当Cache装满才可能出现块冲突，所以 Cache的空间利用率最.直接映像及其变换节省所需硬件，成本很低。.组相联映像及其变换比全相联成本低得多，性能上接近于全相联映像，获得了广泛应用。三、Cache存储器的LRU替换算法的硬件实现四、Cache存储器的透明性及性能分析Cache存储器的透明性及解决方法Cache的取算法Cache存储器的性能分析Cache存储器性能主要看命中

35、率。命中率与块的大小、Cache的总容量、组的大小、替换算法有关。不管Cache本身的速度多高，只要命中率有限，等效访问速度能提高的最大值是有限的。结论：Cache本身的速度与容量都会影响Cache存储器的等效访问速度。如果速度差得远，说明命中率低，应该改进命中率。如果速度接近，更换更高速的Cache芯片。第五章标量处理机第一节重叠方式一、重叠原理与一次重叠定义：指令的重叠解释是指在解释第k条指令的操作完成之前，就可以开始解释第k+1条指令。实现指令的重叠解释必须在计算机组成上满足以下要求：要解决访主存的冲突。2）要解决“分析“与”执行”操作的并行。3）要解决“分析“与”执行“操作控制上的同步

36、。4）要解决指令间各种相关的处理。二、相关处理第二节流水方式一、基本概念. 工作原理概念：计算中的流水线是把一个重复的过程分解为若干个子过程，每个子过程与其他子过程并行进行。由于这种工作方式与工厂中的生产流水线十分相似，因此称为流水线技术。.流水的分类1）静态流水线：在某一时间内各段只能按一种功能连接流水，只有等流水线全部流空后，才能切换成按另一种功能连接流水。2）动态流水线：各功能段在同一时间内可按不同运算或功能连接。二、标量流水线的主要性能吞吐率Tp和加速比Sp吞吐率Tp=n/Tk ,是流水线单位时间里能流出的任务数或结果数。加速比Sp=T0/Tk ,完成一批任务使用非流水线执行时间与使用

37、流水线执行时间之比。流水线的最大吞吐率 T=1/maxti,为了提高流水线的最大吞吐率，首先要找出瓶颈，然后设法消除此瓶颈。将瓶颈子程序再细分；通过重复设置多套瓶颈段并联，让它们交叉并行。效率流水线的效率E=n个任务实际占用的时空区/m个段总的时空区，是指流水线中设备的实际使用时间占整个运行时间之比，也称为流水线设备的时间利用率。三、标量流水机的相关处理和控制机构.局部性相关的处理.全局性相关的处理1）使用猜测法。2）加快和提前形成条件码。采用延迟处理。加快短循环程序的处理。.流水机器的中断处理.非线性流水线的调度第三节指令级高度并行的超级处理机一、超标量处理机 Superscalar非常适合于求解像稀疏向量或稀疏矩阵这类标量计算问题。二、超长指令字处理机 VLIW不适用于一般的应用领域。三、超流水线处理机 Superpipelining四、超标量超流水线处理机是超标量与超流水线处理机的结合。第六章向量处理机第一节 向量的流水处理与向量流水处理机向量处理机是有向量数据表示的处理机。