微电子工艺学：第五章 薄膜淀积与外延技术

1、微电子工艺学Microelectronic Processing第五章 薄膜淀积与外延技术超薄膜: 10nm薄膜: 50nm10mm典型薄膜: 50nm 1mm厚膜: 10mm 100mm单晶薄膜多晶薄膜无序薄膜5.1 概述采用一定方法，使处于某种状态的一种或几种物质（原材料)的基团以物理或化学方式附着于衬底材料表面，在衬底材料表面形成一层新的物质，这层新物质就是薄膜。薄膜分类 （1）物态（2）结晶态： （3）化学角度 5.1 概述（4）组成 （5）物性 厚度，决定薄膜性能、质量通常，膜厚 ks，则CsCG,这种情况为表面反应控制过程有2、如果hGks，则CS0，这是质量传输控制过程有 质量输

2、运控制，对温度不敏感5.2 化学气相沉积表面（反应）控制，对温度特别敏感 T对ks的影响较hG大许多，因此： hGks表面控制过程在较低温度出现生长速率和温度的关系硅外延：Ea=1.6 eV斜率与激活能Ea成正比hGconstant5.2 化学气相沉积以硅外延为例（1 atm，APCVD）hG 常数Ea 值相同硅淀积往往是在高温下进行，以确保所有硅原子淀积时排列整齐，形成单晶层。为质量输运控制过程。此时对温度控制要求不是很高，但是对气流要求高。多晶硅生长是在低温进行，是表面反应控制，对温度要求控制精度高。5.2 化学气相沉积当工作在高温区,质量控制为主导，hG是常数，此时反应气体通过边界层的扩

3、散很重要，即反应腔的设计和晶片如何放置显得很重要。记住关键两点：ks 控制的淀积主要和温度有关hG 控制的淀积主要和反应腔体几何形状有关5.2 化学气相沉积单晶硅淀积要采用图中的卧式反应设备，放置硅片的石墨舟为什么要有倾斜? 5.2 化学气相沉积这里界面层厚度s是x方向平板长度的函数。随着x的增加，s(x)增加，hG下降。如果淀积受质量传输控制，则淀积速度会下降沿支座方向反应气体浓度的减少, 同样导致淀积速度会下降为气体粘度为气体密度U为气体速度5.2 化学气相沉积因此，支座倾斜可以促使s(x)沿x变化减小原理：由于支座倾斜后，气流的流过的截面积下降，导致气流速度的增加，进而导致s(x)沿x减

4、小和hG的增加。从而用加大hG的方法来补偿沿支座长度方向的气源的耗尽而产生的淀积速率的下降。尤其对质量传输控制的淀积至关重要，如APCVD法淀积硅。5.2 化学气相沉积化学气相沉积的特点 优点 即可制作金属、非金属薄膜，又可制作多组分合金薄膜； 成膜速率高于LPE和MBE；（几微米至几百微米/min？） CVD反应可在常压或低真空进行，绕射性能好； 薄膜纯度高、致密性好、残余应力小、结晶良好； 薄膜生长温度低于材料的熔点； 薄膜表面平滑； 辐射损伤小。5.2 化学气相沉积 缺点 参与沉积的反应源和反应后的气体易燃、易爆或有毒，需环保措施，有时还有防腐蚀要求； 反应温度还是太高，尽管低于物质的熔

5、点；温度高于PVD技术，应用中受到一定限制； 对基片进行局部表面镀膜时很困难，不如PVD方便。5.2 化学气相沉积 CVD的分类及其在微电子技术中的应用5.2 化学气相沉积CVD方法简介 CVD反应体系必须具备三个条件 在沉积温度下，反应物具有足够的蒸气压，并能以适当的速度被引入反应室； 反应产物除了形成固态薄膜物质外，都必须是挥发性的； 沉积薄膜和基体材料必须具有足够低的蒸气压，5.2 化学气相沉积 开口体系CVD 包括：气体净化系统、气体测量和控制系统、反应器、尾气处理系统、抽气系统等。 卧式：5.2 化学气相沉积感应加热5.2 化学气相沉积 冷壁CVD：器壁和原料区都不加热，仅基片被加热

6、，沉积区一般采用感应加热或光辐射加热。缺点是有较大温差，温度均匀性问题需特别设计来克服。 适合反应物在室温下是气体或具有较高蒸气压的液体。 热壁CVD：器壁和原料区都是加热的，反应器壁加热是为了防止反应物冷凝。管壁有反应物沉积，易剥落造成污染。 卧式反应器特点：常压操作；装、卸料方便。但是薄膜的均匀性差。5.2 化学气相沉积开口体系CVD工艺的特点能连续地供气和排气，物料的运输一般是靠惰性气体来实现的。反应总处于非平衡状态，而有利于形成薄膜沉积层（至少有一种反应产物可连续地从反应区排出）。在大多数情况下，开口体系是在一个大气压或稍高于一个大气压下进行的。但也可在真空下连续地或脉冲地供气及不断地

7、抽出副产物。开口体系的沉积工艺容易控制，工艺重现性好，工件容易取放，同一装置可反复多次使用。有立式和卧式两种形式。5.2 化学气相沉积 立式：气流垂直于基体，可使气流以基板为中心均匀分布5.2 化学气相沉积沉积区域为球形，基片受热均匀，反应气体均匀供给；产品的均匀性好，膜层厚度一致，质地均匀。特点？5.2 化学气相沉积 封闭式（闭管沉积系统）CVD把一定量的反应物和适当的基体分别放在反应器的两端，抽空后充入一定的输运气体，然后密封，再将反应器置于双温区炉内，使反应管内形成温度梯度。温度梯度造成的负自由能变化是传输反应的推动力，所以物料从闭管的一端传输到另一端并沉积下来。在理想情况下，闭管反应器

8、中所进行的反应其平衡常数值应接近于1。5.2 化学气相沉积温度梯度2.5/cm低温区T1=T2-13.5高温区T2=8508605.2 化学气相沉积 闭管法的优点：污染的机会少，不必连续抽气保持反应器内的真空，可以沉积蒸气压高的物质。 闭管法的缺点：材料生长速率慢，不适合大批量生长，一次性反应器，生长成本高；管内压力检测困难等。 闭管法的关键环节：反应器材料选择、装料压力计算、温度选择和控制等。5.2 化学气相沉积 低压化学气相沉积（LPCVD） LPCVD原理 早期CVD技术以开管系统为主，即Atmosphere Pressure CVD (APCVD)。 近年来，CVD技术令人注目的新发展

9、是低压CVD技术，即Low Pressure CVD（LPCVD）。 LPCVD原理于APCVD基本相同，主要差别是： 低压下气体扩散系数增大，使气态反应物和副产物的质量传输速率加快，形成薄膜的反应速率增加。5.2 化学气相沉积5.2 化学气相沉积 LPCVD优点 （1）低气压下气态分子的平均自由程增大，反应装置内可以快速达到浓度均一，消除了由气相浓度梯度带来的薄膜不均匀性。 （2）薄膜质量高：薄膜台阶覆盖良好；结构完整性好；针孔较少。 （3）沉积速率高。沉积过程主要由表面反应速率控制，对温度变化极为敏感，所以，LPCVD技术主要控制温度变量。LPCVD工艺重复性优于APCVD。 （4）卧式L

10、PCVD装片密度高，生产效率高，生产成本低。5.2 化学气相沉积 LPCVD在微电子技术中的应用 广泛用于沉积掺杂或不掺杂的氧化硅、氮化硅、多晶硅、硅化物薄膜，-族化合物薄膜以及钨、钼、钽、钛等难熔金属薄膜。5.2 化学气相沉积等离子化学气相沉积 在普通CVD技术中，产生沉积反应所需要的能量是各种方式加热衬底和反应气体，因此，薄膜沉积温度一般较高（多数在9001000）。 容易引起基板变形和组织上的变化， 容易降低基板材料的机械性能； 基板材料与膜层材料在高温下会相互扩散，形成某些脆性相，降低了两者的结合力。5.2 化学气相沉积 如果能在反应室内形成低温等离子体（如辉光放电），则可以利用在等离

11、子状态下粒子具有的较高能量，使沉积温度降低。 这种等离子体参与的化学气相沉积称为等离子化学气相沉积。用来制备化合物薄膜、非晶薄膜、外延薄膜、超导薄膜等，特别是IC技术中的表面钝化和多层布线。等离子化学气相沉积：Plasma CVDPlasma Associated CVDPlasma Enhanced CVD这里称PECVD5.2 化学气相沉积 PECVD是指利用辉光放电的物理作用来激活化学气相沉积反应的CVD技术。它既包括了化学气相沉积技术，又有辉光放电的增强作用。既有热化学反应，又有等离子体化学反应。广泛应用于微电子学、光电子学、太阳能利用等领域，按照产生辉光放电等离子方式，可以分为许多类

12、型。直流辉光放电等离子体化学气相沉积（DC-PCVD）射频辉光放电等离子体化学气相沉积（RF-PCVD）微波等离子体化学气相沉积（MW-PCVD）电子回旋共振等离子体化学气相沉积（ECR-PCVD）5.2 化学气相沉积5.2 化学气相沉积5.2 化学气相沉积5.2 化学气相沉积等离子体在CVD中的作用： 将反应物气体分子激活成活性离子，降低反应温度； 加速反应物在表面的扩散作用，提高成膜速率； 对基片和薄膜具有溅射清洗作用，溅射掉结合不牢的粒子，提高了薄膜和基片的附着力； 由于原子、分子、离子和电子相互碰撞，使形成薄膜的厚度均匀。5.2 化学气相沉积PECVD的优点： 低温成膜（300-350

13、），对基片影响小，避免了高温带来的膜层晶粒粗大及膜层和基片间形成脆性相； 低压下形成薄膜，膜厚及成分较均匀、针孔少、膜层致密、内应力小，不易产生裂纹； 扩大了CVD应用范围，特别是在不同基片上制备金属薄膜、非晶态无机薄膜、有机聚合物薄膜等； 薄膜的附着力大于普通CVD。5.2 化学气相沉积PECVD的缺点： 化学反应过程十分复杂，影响薄膜质量的因素较多； 工作频率、功率、压力、基板温度、反应气体分压、反应器的几何形状、电极空间、电极材料和抽速等相互影响。 参数难以控制； 反应机理、反应动力学、反应过程等还不十分清楚。5.2 化学气相沉积其它化学气相沉积方法 （1）MOCVD 是一种利用有机金属

14、化合物的热分解反应进行气相外延生长薄膜的CVD技术。 作为含有化合物半导体元素的原料化合物必须满足： 常温下稳定且容易处理 反应的副产物不应妨碍晶体生长，不应污染生长层； 室温附近应具有适当的蒸气压5.2 化学气相沉积 满足此条件的原材料有：金属的烷基或芳基衍生物、烃基衍生物、乙酰丙酮基化合物、羰基化合物MOCVD的优点： 沉积温度低。减少了自污染，提高了薄膜纯度，有利于降低空位密度和解决自补偿问题；对衬底取向要求低； 沉积过程不存在刻蚀反应，沉积速率易于控制； 几乎可以生长所有化合物和合金半导体； 反应装置容易设计，生长温度范围较宽，易于控制，可大批量生产； 可在蓝宝石、尖晶石基片上实现外延

15、生长5.2 化学气相沉积MOCVD的主要缺点： 许多金属有机化合物有毒、易燃，给有机金属化合物的制备、贮存、运输和使用带来困难，必须采取严格的防护措施； 由于反应温度低，有些金属有机化合物在气相中就发生反应，生成固态微粒再沉积在衬底表面，形成薄膜中的杂质颗粒，破坏了膜的完整性。5.2 化学气相沉积(2) 光CVD 是利用光能使气体分解，增加反应气体的化学活性，促进气体之间化学反应的化学气相沉积技术。(3) 电子回旋共振（ECR）等离子体沉积 在反应室内导入微波能和磁场，使得电子的回旋运动和微波发生共振现象。电子和气体碰撞，促进放电，从而可以在较高的真空度和较低的温度下发生反应，获得高质量的薄膜

16、。 可在半导体基板上淀积导电薄膜，绝缘介质薄膜，钴镍合金薄膜以及氧化物高Tc超导薄膜。5.2 化学气相沉积“物理气相沉积” 通常指满足下面三个步骤的一类薄膜生长技术:所生长的材料以物理的方式由固体转化为气体生长材料的蒸汽经过一个低压区域到达衬底蒸汽在衬底表面上凝结，形成薄膜5.3 物理气相沉积成膜机理?真空蒸发所得到的薄膜，一般都是多晶膜或无定形膜，经历成核和成膜两个过程。蒸发的原子（或分子）碰撞到基片时，或是永久附着在基片上，或是吸附后再蒸发而离开基片，其中有一部分直接从基片表面反射回去。粘附在基片表面的原子（或分子）由于热运动可沿表面移动，如碰上其它原子便积聚成团。这种团最易于发生在基片表

17、面应力高的地方，或在晶体衬底的解理阶梯上，因为这使吸附原子的自由能最小。这就是成核过程。进一步的原子（分子）淀积使上述岛状的团（晶核）不断扩大，直至展延成连续的薄膜。5.3 物理气相沉积Natural World “Atomic-World”Target/evaporated sourceSubstrate surfaceAtomic rainClustersParticlesDischargeImpurity, ContaminationVacuumCloudEarth surface - groundNatural rainSnowHailThunder stormDust, Pollut

18、ionEnvironmental protectionCloudtargetsubstrate原子层的晶体生长“世界”与自然世界的比拟SubstrateSubstrateSubstrateSubstrateSubstrate原子团簇岛薄膜热运动5.3 物理气相沉积Frank-van der Merve ModeLayer by Layer ( 2D )衬底衬底衬底Stranski-Krastanov ModeLayer Plus Island Growth( 2D-3D )Volmer-Weber ModeIsland Growth ( 3D )5.3 物理气相沉积其它生长模式PVD所需实验条

19、件高真空 (HV)高纯材料清洁和光滑的衬底表面提供能量的电源5.3 物理气相沉积PVD的通用实验配置靶材衬底真空室真空泵厚度监控仪充气管道反应气体管道Plume5.3 物理气相沉积一、蒸发镀膜基本思想：将材料置于某种容器内,升高温度，熔解并蒸发材料5.3 物理气相沉积1、电阻式热蒸发将用高熔点金属(W, Mo, Ta, Nb)制成的加热丝或舟通上直流电，利用欧姆热加热材料加热电阻丝、舟或坩埚5.3 物理气相沉积常用蒸发源加热丝加热舟坩埚盒状源（Knudsen Cell）5.3 物理气相沉积将用绝缘材料(quartz, graphite, alumina, beryllia, zirconia)

20、制成的坩埚通上射频交流电，利用电磁感应加热材料2、高频感应加热蒸发特点：加热均匀5.3 物理气相沉积3、电子束蒸发电子束蒸发方法:用高能聚焦的电子束熔解并蒸发材料电子束加热原理:是基于电子在电场作用下,获得动能轰击处于阳极的蒸发材料,使蒸发材料加热气化5.3 物理气相沉积电子束蒸发装置组成:电子束加热枪：灯丝+加速电极+偏转磁场组成蒸发坩埚：陶瓷坩埚或水冷铜坩埚被蒸发的材料是放在水冷的坩埚中,因而可以避免容器材料的蒸发,不与坩埚材料交叉污染，清洁。只有小块区域被电子束轰击 - 坩埚内部形成一个虚的“坩埚” - “skulling”可以制备难熔金属薄膜,如W,Mo,Ge等和氧化物薄膜,如SiO2

21、,Al2O3等.特别是制备高纯度薄膜.可用于粉末、块状材料的蒸发可以比较精确地控制蒸发速率；电离率比较低电子束蒸发的特点5.3 物理气相沉积E-GunCrucibleSubstrate fixture5.3 物理气相沉积常用蒸发材料形态5.3 物理气相沉积4、脉冲激光沉积用高能聚焦激光束轰击靶材5.3 物理气相沉积激光束的斑点很小,蒸发只发生在光斑周围的局部区域,可以避免坩埚材料对蒸发材料的污染,提高薄膜纯度, 激光加热源,功率密度高,可以蒸发任何高熔点的材料,沉积含有不同熔点材料的化合物薄膜可保证成分的比例,特别适合于蒸发那些成分比较复杂的合金或化合物材料.蒸气的成分与靶材料基本相同，没有偏

22、析现象蒸发量可以由脉冲的数量定量控制；有利于薄膜厚度控制；光束渗透深度小 100 A, 蒸发只发生在靶材表面由于激光能量密度的限制，薄膜均匀性比较差；不要求高真空，但激光器价格昂贵脉冲激光蒸发的特点5.3 物理气相沉积5.3 物理气相沉积5、多组分薄膜的蒸发方法多源顺序蒸发,形成多层膜,再进行要退火5.3 物理气相沉积台阶和犁沟的阴影效应:蒸发分子流受到工件形状的影响导致阴影效应；台阶的阴影效应；与台阶的高度和台阶与蒸发源的相对位置有关；旋转基片不能改善台阶的阴影效应犁沟的自封闭；犁沟的自封闭与犁沟的深度和宽度有关；6、薄膜的均匀性5.3 物理气相沉积蒸发源纯度的影响：加热器、坩埚、支撑材料等

23、的污染；残余气体的影响：残留气体在衬底上形成一单原子层所需时间7、薄膜的纯度生长材料的分子残留气体分子Pressure (Torr)Time10-40.02 s10-50.2 s10-62 s10-720 s10-83 min10-935 min10-106 hr10-113 daysSubstrate5.3 物理气相沉积提高薄膜纯度的方法：降低残余气体分压,提高真空度；提高基片温度,提高沉积速率；二、溅射镀膜溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。5.3 物理气相沉积辉光放电+Al靶Al

24、膜溅射沉积薄膜原理阳阴避免金属原子氧化真空Ar气Ar+Al膜与硅片之间的结合力比蒸发法要好Al靶5.3 物理气相沉积溅射过程的物理模型5.3 物理气相沉积溅射靶材溅射特性参数（1）溅射阈值：使靶材料原子发生溅射所需的最小入射离子能量，低于该值不能发生溅射。大多数金属该值为1020eV。 （2）溅射率：正离子轰击靶阴极时平均每个正离子能从靶材中打击出的粒子数，又称溅射产额或溅射系数，S。 S = Ns / NiNi-入射到靶表面的粒子数Ns-从靶表面溅射出来的粒子数5.3 物理气相沉积影响因素 入射离子能量5.3 物理气相沉积 靶材种类 入射离子种类溅射率与靶材元素在周期表中的位置有关。一般规律

25、：溅射率随靶材元素的原子序数增大而增大Cu、Ag、Au 较大；C、Si、Ti、V、Ta、W等 较小溅射率依赖于入射离子的能量，相对原子质量越大，溅射率越高。溅射率随原子序数发生周期性变化，每一周期电子壳层填满的元素具有最大的溅射率。惰性气体的溅射率最高。5.3 物理气相沉积 入射角入射角是入射离子入射方向与被溅射靶材表面法线之间的夹角 溅射温度靶材5.3 物理气相沉积（3）溅射出的粒子 从靶材上被溅射下来的物质微粒，主要参数有：粒子状态、粒子能量和速度。溅射粒子的状态与入射离子的能量有关溅射粒子的能量与靶材、入射离子的种类和能量以及溅射粒子的方向性有关，其能量可比蒸发原子的能量大12个数量级。

26、（4）溅射粒子的角分布 溅射原子的角度分布符合Knudsen的余弦定律。也与入射原子的方向性、晶体结构等有关。5.3 物理气相沉积设备简单，操作方便，适合于溅射金属薄膜但直流溅射中靶材只接收正离子,如果靶材是绝缘材料,阴极表面聚集的大量正离子无法被电子中和使其电位不断上升,阴阳两极电势减小,使溅射不能持续进行.1、直流溅射惰性气体5.3 物理气相沉积与直流溅射相比,溅射电压低,可以溅射绝缘靶材，制备介质薄膜射频溅射原理:交变电场使得靶材正半周接收电子,负半周接收正离子,相互中和,从而使阴阳两极电位的大小保持稳定,使溅射能够持续进行.2、射频溅射惰性气体5.3 物理气相沉积3、反应溅射活性气体+

27、惰性气体可以制备化合物薄膜5.3 物理气相沉积4、磁控溅射磁控溅射：使电子的路径不再是直线，而是螺旋线，增加了与气体原子发生碰撞的几率，在同样的电压和气压下可以提高气体电离的效率，提高了沉积速率5.3 物理气相沉积DC ( 导电材料 )RF ( 绝缘介质材料 )反应 (氧化物、氮化物) 或不反应 ( 金属 )5.3 物理气相沉积附加磁场的优点限制溅射离子的轨道增加离子在气体中停留的时间增强等离子体和电离过程减少溅射原子从靶材到衬底路程中的碰撞高磁场附近的产值比较高5.3 物理气相沉积磁控溅射中的重要参数溅射电流 ( 生长速率 )压强 ( 溅射粒子的最高能量 )靶材-衬底之间的距离 (多孔性、质

28、地、晶体性）反应气体混合比 ( 化学配比 )衬底温度 ( 晶体性、密度和均匀性 )衬底偏压 ( 薄膜结构和化学配比 )5.3 物理气相沉积5. 离子束溅射 采用单独的离子源产生用于轰击靶材的离子，原理见下图。目前已有直径10cm的宽束离子源用于溅射镀膜。优点：轰击离子的能量和束流密度独立可控，基片不直接接触等离子体，有利于控制膜层质量。缺点：速度太慢，不适宜镀制工件，工业上应用很难5.3 物理气相沉积三、离子成膜1. 离子镀及其原理： 真空蒸发与溅射结合的镀膜技术，在镀膜的同时，采用带能离子轰击基片表面和膜层，使镀膜与离子轰击改性同时进行的镀膜技术。即利用气体放电产生等离子体，同时，将膜层材料

29、蒸发，一部分物质被离化，在电场作用下轰击衬底表面（清洗衬底），一部分变为激发态的中性粒子，沉积于衬底表面成膜。5.3 物理气相沉积 真空度 放电气体种类与压强 蒸发源物质供给速率与蒸汽流大小 衬底负偏压与离子电流 衬底温度 衬底与蒸发源的相对距离。 主要影响因素：5.3 物理气相沉积 真空蒸镀、溅射、离子镀三种不同的镀膜技术，入射到基片上的沉积粒子所带的能量不同。真空蒸镀：热蒸镀原子约0.2 eV溅射：溅射原子约1-50 eV离子镀：轰击离子约几百到几千eV离子镀的目的：提高膜层与基片之间的结合强度。离子轰击可消除污染、还能形成共混过渡层、实现冶金结合、涂层致密。5.3 物理气相沉积蒸镀和溅射

30、都可以发展为离子镀。 例如，蒸镀时在基片上加上负偏压，即可产生辉光放电，数百eV能量的离子轰击基片，即为二极离子镀。见下图。2 离子镀的类型和特点 离子镀设备在真空、气体放电的情况下完成镀膜和离子轰击过程，离子镀设备由真空室、蒸发源、高压电源、离化装置、放置工件的阴极等部分组成。（1） 空心阴极离子镀（HCD）国内外常见的设备类型如下HCD法利用空心热阴极的弧光放电产生等离子体（空心钽管为阴极，辅助阳极）镀料是阳极弧光放电时，电子轰击阳极镀料，使其熔化而实现蒸镀蒸镀时基片上加负偏压即可从等离子体中吸引Ar离子向基片轰击，实现离子镀5.3 物理气相沉积5.3 物理气相沉积（2）多弧离子镀原 理：

31、多弧离子镀是采用电弧放电的方法，在固体的阴极靶材上直接蒸发金属，装置无需熔池，原理如图所示。电弧的引燃依靠引弧阳极与阴极的触发，弧光放电仅仅在靶材表面的一个或几个密集的弧斑处进行。5.3 物理气相沉积弧斑直径小于100um；弧斑电流密度105-107A/cm2；温度8000-40000K弧斑喷出的物质包括电子、离子、原子和液滴。大部分为离子。特 点：直接从阴极产生等离子体，不用熔池，阴极靶可根据工件形状在任意方向布置，使夹具大为简化。（3）离子束辅助沉积低能的离子束1用于轰击靶材，使靶材原子溅射并沉积在基底上；离子束2起轰击（注入）作用，同时，可在室温或近似室温下合成具有良好性能的 合金、化合

32、物、特种膜层，以满足对材料表面改性的需要。5.3 物理气相沉积5.4 外延膜沉积技术 外延(Epitaxy)：指沉积膜与基片之间存在结晶学关系时，在基片上取向或单晶生长同一物质的方法。 当外延膜在同一种材料上生长时，称为同质外延，如果外延是在不同材料上生长则称为异质外延。外延用于生长元素、半导体化合物和合金薄结晶层。这一方法可以较好地控制膜的纯度、膜的完整性以及掺杂级别。在微电子工艺中，外延是指在单晶衬底上，用物理的或化学的方法，按衬底晶向排列（生长）单晶膜的工艺过程。新排列的晶体称为外延层，有外延层的硅片称为（硅）外延片。与先前描述的单晶生长不同在于外延生长温度低于熔点许多外延是在晶体上生长

33、晶体，生长出的晶体的晶向与衬底晶向相同，掺杂类型、电阻率可不同。n/n+，n/p，GaAs/Si。5.4 外延膜沉积技术外延特点：生成的晶体结构良好；掺入的杂质浓度易控制；可形成接近突变pn结的特点 5.4 外延膜沉积技术外延分类： 按工艺分类A 气相外延（VPE）：利用硅的气态化合物或者液态化合物的蒸汽，在加热的硅衬底表面和氢发生反应或自身发生分解还原出硅。B 液相外延（LPE）：衬底在液相中，液相中析出的物质并以单晶形式淀积在衬底表面的过程。此法广泛应用于III-V族化合半导体的生长。原因是化合物在高温下易分解，液相外延可以在较低的温度下完成。气相外延工艺成熟，可很好的控制薄膜厚度，杂质浓

34、度和晶格的完整性，在硅工艺中一直占主导地位C 固相外延（SPE）D 分子束外延（MBE）：在超高真空条件下，利用薄膜组分元素受热蒸发所形成的原子或分子束，以很高的速度直接射到衬底表面，并在其上形成外延层的技术。特点：生长时衬底温度低，外延膜的组分、掺杂浓度以及分布可以实现原子级的精确控制。 5.4 外延膜沉积技术 按导电类型分类n型外延：n/n, n/p外延；p型外延：p/n, p/p外延 按反应室形式卧式：产量大，设备结构简单；但是生成的外延层的厚度和电阻率的均匀性较差，外延生长时易出现滑移位错及片子弯曲。立式：维护容易，外延层的厚度和电阻率的均匀性及自掺杂效应能得到较好的控制；但设备大型话

35、，制造难度大。桶式：较好的防止外延滑移位错，外延层的厚度和电阻率的均匀性好； 但设备结构复杂，不易维护。 按材料异同分类同质外延（autoepitaxy）：又称为均匀外延，外延层和衬底为同种材料。 例如硅上外延硅。异质外延（heteroepitaxy）：也称为非均匀外延，外延层和衬底为不同种材料。例如SOI(绝缘体上硅)是一种特殊的硅片，其结构的主要特点是在有源层和衬底层之间插入绝缘层 埋氧层来隔断有源层和衬底之间的电气连接 ) 。异质外延的相容性1. 衬底与外延层不发生化学反应，不发生大量的溶解现象；2.衬底与外延层热力学参数相匹配，即热膨胀系数接近。以避免外延层由生长温度冷却至室温时，产生

36、残余热应力，界面位错，甚至外延层破裂。3.衬底与外延层晶格参数相匹配，即晶体结构，晶格常数接近，以避免晶格参数不匹配引起的外延层与衬底接触的界面晶格缺陷多和应力大的现象。5.4 外延膜沉积技术晶格失配 lattice mismatch失配率其中：a外延层晶格参数； a衬底晶格参数。有热膨胀失配系数和晶格常数失配率。热失配影响单晶薄膜物理和电学性质晶格失配导致外延膜中缺陷密度非常高5.4 外延膜沉积技术异质外延的反相畴又叫反相混乱，例如非极性的Si上生长极性GaAs在生长的初期Si衬底上有的区域附着Ga，有的区域附着As，不能形成单相的GaAs层，这就叫反相畴。因此常用MBE法外延GaAs。5.

37、4 外延膜沉积技术5.4 外延膜沉积技术 按电阻率高低分类正外延：低阻衬底上外延高阻层n/n+ 反外延：高阻衬底上外延低阻层 按外延层结构分类: 普通外延，选择外延，多层外延 其它划分方法：按结构划分；按外延层厚度划分等外延生长的特点：外延生长时掺入杂质的类型、浓度都可以与衬底不同，增加了微电子器件和电路工艺的灵活性。多次外延工艺得到多层不同掺杂类型、不同杂质含量、不同厚度，甚至不同材料的外延层。 外延工艺用途双极型晶体管 优势：1.高的集电结击穿电压2.低的集电极串联电阻5.4 外延膜沉积技术利用外延技术的pn结隔离是早期双极型集成电路常采用的电隔离方法。 P-Si衬底n+埋层n-Si外延层

38、p+隔离墙SiO2pn结隔离示意图5.4 外延膜沉积技术将CMOS电路制作在外延层上比体硅抛光片上有以下优点： 避免了闩锁效应； 避免了硅层中SiOx的沉积； 硅表面更光滑，损伤最小。 P阱n阱 制作在外延层上的双阱CMOS剖面图5.4 外延膜沉积技术微波器件的芯片制造，需要具有突变杂质分布的复杂多层结构衬底材料。可以采用多层外延工艺来实现这类衬底材料的制备。 采用异质外延的SOSCMOS电路，外延衬底为绝缘的蓝宝石，能够有效地防止元件之间的漏电流，抗辐照闩锁；而且结构尺寸比体硅CMOS电路小，因SOS结构不用隔离环，元件制作在硅外延层小岛上，岛与岛之间的隔离距离只要满足光刻工艺精度，就能达到

39、电隔离要求，所以元件之间的间距很小，CMOS电路的集成度也就提高了。5.4 外延膜沉积技术硅的气相外延（1） 原理：在气相外延生长过程中，有两步：质量输运过程反应剂输运到衬底表面表面反应过程在衬底表面发生化学反应释放出硅原子 外延的过程5.4 外延膜沉积技术四氯化硅 SiCl4(sil.tet)，是应用最广泛，也是研究最多的硅源-主要应用于传统外延工艺三氯硅烷 SiHCl3(TCS)，和 SiCl4类似但温度有所降低-常规外延生长二氯硅烷SiH2Cl2( DCS) -更低温度，选择外延硅烷SiH4，更适应薄外延层和低温生长要求，得到广泛应用。新硅源：二硅烷Si2H6-低温外延外延工艺常用的硅源

40、5.4 外延膜沉积技术 SiCl4外延反应SiCl4 2H2 Si + 4HCl（1200度左右） （生长，腐蚀）SiCl4 Si 2SiCl2 （腐蚀硅）H2的作用：运载和稀释气体；还原剂上述两个反应的综合结果外延生长的同时伴随有衬底的腐蚀。5.4 外延膜沉积技术原理图：5.4 外延膜沉积技术工艺步骤及流程两个步骤： 准备阶段：准备硅基片和进行基座去硅处理； 硅的外延生长 基座去硅的工艺流程：N2预冲洗H2预冲洗升温至850升温至1170HCl排空HCl腐蚀H2冲洗降温N2冲洗5.4 外延膜沉积技术外延生长工艺流程： N2预冲洗H2预冲洗升温至850升温至1170HCl排空HCl抛光H2冲洗

41、附面层外延生长（通入反应剂及掺杂剂）H2冲洗1170降温N2冲洗作用是将硅基片表面残存的氧化物（SiOx）以及晶格不完整的硅腐蚀去掉，露出新鲜和有完整晶格的硅表面，利于硅外延成核，而且使衬底硅和外延层硅之间键合良好，避免衬底硅表面缺陷向外延层中延伸。 5.4 外延膜沉积技术反应剂有：SiCl4、SiHCl3、 SiH2Cl2、 SiH4，气态反应剂可稀释后直接通入，而液态反应剂是装在源瓶中，用稀释气体携带进入反应器。掺杂剂一般选用含掺杂元素的气态化合物，如PH3、B2H6、AsH3SiH4为反应剂， PH3为掺杂剂：SiH4（H2） Si+2H22PH3（H2） P+6H2SiH4在主流气体中

42、只百分之几；PH3也用氢气稀释至十五十倍。5.4 外延膜沉积技术（2） 外延生长速率 控制外延速率很关键过快可能造成：多晶生长；外延层中有过多的堆跺层错；夹渣5.4 外延膜沉积技术 影响外延生长速率的因素A 反应剂的浓度工业典型条件Y=0.005-0.015.4 外延膜沉积技术 影响外延生长速率的因素B 外延的温度在实际生产中：外延温度选择在B区原因有二。B区的温度依赖型强；淀积的硅原子也需要足够的能量和迁移能力，高温5.4 外延膜沉积技术 影响外延生长速率的因素C 气体流速由于1200高温下到达衬底表面的不会堆积：因此流速越大，外延层的生长速率越快。5.4 外延膜沉积技术 系统要求 气密性好

43、；温度均匀；气流均匀；反应剂和掺杂剂的浓度和流量精确可控；外延前能对衬底做气相抛光；5.4 外延膜沉积技术掺杂采用原位气相掺杂。杂质掺入效率依赖于：生长温度、生长速率、气流中掺杂剂相对于硅源的摩尔数、反应室几何形状，掺杂剂自身特性。有杂质再分布现象扩散效应自掺杂效应5.4 外延膜沉积技术外延层中的杂质分布扩散效应也叫互(或外) 扩散，指在衬底中的杂质与外延层中的杂质在外延生长时互相扩散，引起衬底与外延层界面附近的杂质浓度缓慢变化的现象。若杂质扩散速率远小于外延生长速率，衬底中的杂质向外延层中扩散，或外延层中杂质向衬底中的扩散，都如同在半无限大的固体中的扩散。当衬底和外延层都掺杂时，外延层中最终

44、杂质分布+对应n/n+（p/p+）-对应p/n+（n/p+）5.4 外延膜沉积技术扩散效应自掺杂效应高温外延时，高掺杂衬底杂质反扩散（蒸发）到气相粘滞层（边界层），再进入外延层的现象。自掺杂效应是气相外延的本征效应，不可能完全避免。5.4 外延膜沉积技术减小自掺杂效应措施降低外延温度，p-Si采用SiH2Cl2, SiHCl3；或SiH4，但这对As的自掺杂是无效。对于n-Si衬底，用蒸气压低、扩散速率也低的锑作为埋层杂质，但锑难以达到很高的掺杂浓度。重掺杂的衬底，用轻掺杂的硅来密封其底面和侧面，减少杂质外逸。低压外延可减小自掺杂，这对砷，磷的效果显著，对硼的作用不明显。用离子注入的埋层来降低

45、衬底表面的杂质浓度。可在埋层或衬底上先生长未掺杂的薄膜来避免衬底中的杂质外逸，再原位掺杂。避免高温下用HCl对衬底进行腐蚀、或腐蚀后用低温气流除去因腐蚀外逸的杂质。5.4 外延膜沉积技术低压外延目的：减小自掺杂效应压力：11032104Pa原因：低压气体扩散速率快，衬底逸出杂质可快速穿过边界层（滞留层），被排除反应室,重新进入外延层机会减小；停止外延时，气体易清除，多层外延时缩小了过渡区，冷壁系统和热基座间无涡流，改善；减小外延层图形的漂移和畸变；温度影响 压力降低，生长外延层温度下限也降低，T，G；问题：易泄漏；基座与衬底间温差大；基座、反应室在减压时放出吸附气体；外延生长温度低等-外延层晶

46、体完整性受到一定影响5.4 外延膜沉积技术选择外延（Selective epitaxial growth SEG）外延选择性的实现根据硅在绝缘体上很难核化成膜的特性，在硅表面的特定区域生长外延层而其它区域不生长的技术。 外延生长晶粒成核速度 SiO2Si3N4Si利用氧化物表面的高清洁性和源中存在足够的Cl或HCl提高原子的活动性，以抑制气相中和掩蔽层表面处成核；Cl，选择性，因为HCl可将在氧化物表面形成的小团的硅刻蚀掉；三种类型： 1.以Si为衬底，以SiO2或Si3N4为掩膜，在暴露的硅窗口内生长外延；或在暴露的硅窗口内生长外延，在掩膜生长Poly-Si； 2.同样以Si为衬底，以SiO

47、2或Si3N4为掩膜，在暴露的硅衬底上刻图形，再生长外延； 3.沟槽处外延生长注意：窗口侧壁的生长速率不规则性导致边缘和中心生长速率差别的问题；晶面取向不同导致的生长特性差别；5.4 外延膜沉积技术横向超速外延（ELO, Extended Lateral Overgrowth, ）注意：缺陷问题5.4 外延膜沉积技术SOI (Silicon on Insulator)技术SOI是指在绝缘层上异质外延硅得到的材料。SOI电路是介质隔离，寄生电容小，使得速度快、抗幅射能力强、抑制了CMOS电路的闩锁。目前一些高速、高集成度薄膜集成电路就采用的SOI材料。 5.4 外延膜沉积技术近年来， 以笔记本电

48、脑、蜂窝电话、微型通信设备等为代表的便携式系统发展迅猛。 它们一般都由高度集成的电子器件组成，且多使用干电池或太阳能电池作为电源。因此对于制造电子器件的材料和性能的要求也越来越高，不仅要能够实现高度集成，而且要满足高速、低压、低功耗的要求。体硅CMOS技术在这些方面都明显不能满足要求。5.4 外延膜沉积技术SOI材料可实现完全的介质隔离与有PN结隔离的体硅相比，具有高速率、低功耗、集成度高、耐高温等特点IBM公司的研究表明：SOI电路与传统的体硅电路相比，功耗可降低2/ 3，在1V的电压下可在GHz的范围内工作，使用SOI CMOS可将体硅CMOS工艺极限推至0 .1um，并能在工艺设计上实现

49、三维多功能集成，特别适合应用于制造超大规模集成电路(ULSI)。因此SOI技术已成为解决便携式系统“高度集成”、“功耗危机”的关键技术，被称为“21世纪的微电子技术”5.4 外延膜沉积技术应用领域便携式系统高温系统 能克服常规的体硅电路高温下出现的功耗剧增，漏电，电磁干扰增加，可靠性下降。并可以讲话系统设计。航空航天等抗辐射系统 在瞬时辐照下所产生的少数载流子的数目比体Si器件少三个数量级5.4 外延膜沉积技术SOI硅绝缘技术是指在半导体的绝缘层（如二氧化硅）上，通过特殊工艺，再附着非常薄的一层硅，在这层SOI层之上再制造电子器件。 此工艺可以使晶体管的充放电速度大大加快，提高数字电路的开关

50、速度。SOI与传统的半导体生产工艺（一般称为bulk CMOS）相比可使CPU的性能提高性能25%-35%，降低功耗1.7-3倍。SOI技术是IBM公司首先开发成功的芯片制造技术 在1998年研制成功， 于2000年正式应用于其PowerPC RS64IV芯片上的半导体制造技术。5.4 外延膜沉积技术SOI的结构特点是在有源层和衬底层之间插入埋氧层来隔断二者的电连接。 SOI和体硅在电路结构上的主要差别在于：硅基器件或电路制作在外延层上，器件和衬底直接产生电连接，高低压单元之间、有源层和衬底层之间的隔离通过反偏PN结完成，而SOI电路的有源层、衬底、高低压单元之间都通过绝缘层完全隔开，各部分的

51、电气连接被完全消除。 5.4 外延膜沉积技术SOI技术的挑战SOI材料是SOI技术的基础SOI技术发展有赖于SOI材料的不断进步，材料是SOI技术发展的主要障碍之一，这个障碍目前正被逐渐清除SOI材料制备5.4 外延膜沉积技术SDB (Silicon Direct Bonding)直接键合与背面腐蚀BE（Back Etching）技术SIMOX (Separating by Implanting Oxide )氧注入隔离Smart Cut智能切割ELTRAN (Epitaxy Layer Transfer)外延层转移目前最常用技术5.4 外延膜沉积技术衬底的选择需要考虑的因素：1.考虑外延层和

52、衬底材料之间的相容性。包括晶体结构，熔点，蒸汽压、热膨胀系数等。2.考虑衬底对外延层的沾污问题。 目前最适合硅外延的异质衬底是蓝宝石和尖晶石。当前工业生产上广泛使用蓝宝石做衬底。5.4 外延膜沉积技术SOS (Silicon on Sapphire 或 Spinel)技术蓝宝石和尖晶石是良好的绝缘体，以它们作为衬底外延生长硅制作集成电路，可以消除集成电路元器件之间的相互作用，不但可以减少漏电流和寄生电容，增强抗辐射能力和降低功耗，还可以提高集成度和双层布线，是大规模、超大规模集成电路的理想材料。SOS 是SOI中的一种，衬底是蓝宝石(-Al2O3) ，或尖晶石(MgO.Al2O3)SOS工艺：

53、SiH4或SiH2Cl2，约1000VPE。5.4 外延膜沉积技术SOS外延生长衬底表面的反应：AL2O3+2HCl+H2=2ALCl+3H2O 2H2+Al2O3=Al2O +2H2O 5Si2Al2O3=AL2O 5SiO +2Al带来的问题：自掺杂效应(引入O和Al) 衬底被腐蚀，导致外延层产生缺陷，甚至局部长成多晶SiCl4对衬底的腐蚀大于SiH4,所以SOS外延生长，采用SiH4热分解法更有利。在衬底尚未被Si完全覆盖之前，上述腐蚀反应都在进行为了解决生长和腐蚀的矛盾，可采用双速率生长和两步外延等外延生长方法。5.4 外延膜沉积技术双速率生长：先用高的生长速率(12m/min),迅速

54、将衬底表面覆盖(生长100200nm)。然后再以低的生长速率(约0.3m/min)长到所需求的厚度。 两步外延法是综合利用SiH4/H2和SiCI4/H2两个体系的优点。即第一部用SiH4/H2体系迅速覆盖衬底表面，然后第二步再用SiCI4/H2体系接着生长到所要求的厚度。5.4 外延膜沉积技术SOS 技术的缺点及需要解决的问题缺点：1）由于晶格失配（尖晶石为立方结构，蓝宝石为六角晶系）问题和自掺杂效应，外延质量缺陷多，但厚度增加，缺陷减小。2）成本高，一般作低功耗器件，需要解决的问题:提高SOS外延层的晶体完整性,降低自掺杂,使其性能接近同质硅外延层的水平并且有良好的热稳定性5.4 外延膜沉

55、积技术分子束外延（MBE) 分子束外延是在超高真空条件下精确控制原材料的中性分子束强度，并使其在加热的基片上进行外延生长的一种技术。从本质上讲，分子束外延也属于真空蒸发方法。5.4 外延膜沉积技术（2）设备5.4 外延膜沉积技术分子束外延（MBE)特点(1)由于系统是超高真空，因此杂质气体(如残余气体)不易进人薄膜，薄膜的纯度高。(2)外延生长一般可在低温下进行。(3)可严格控制薄膜成分以及掺杂浓度。(4)对薄膜进行原位检测分析，从而可以严格控制薄膜的生长及性质。 当然，分子束外延生长方法也存在着一些问题，如设备昂贵、维护费用高、生长时间过长、不易大规模生产等。5.4 外延膜沉积技术 分子束外

56、延的基本装置由超高真空室(背景气压1.3X10-9Pa),基片加热块、分子束盒、反应气体进入管、交换样品的过渡室组成。外，生长室包含许多其他分析设备用于原位监视和检测基片表面和膜，以便使连续制备高质量外延生长膜的条件最优化。除了具有使用高纯元素。5.4 外延膜沉积技术液相外延生长(LPE) 液相外延生长原则上讲是从液相中生长膜，溶有待镀材料的溶液是液相外延生长中必需的。当冷却时，待镀材料从溶液中析出并在相关的基片上生长。对于液相外延生长制备薄膜，溶液和基片在系统中保持分离。在适当的生长温度下，溶液因含有待镀材料而达到饱和状态。然后将溶液与基片的表面接触，并以适当的速度冷却，一段时间后即可获得所

57、要的薄膜，而且，在膜中也很容易引人掺杂物。5.4 外延膜沉积技术热壁外延生长(HWE) 热壁外延是一种真空沉积技术，在这一技术中外延膜几乎在接近热平衡条件下生长，这一生长过程是通过加热源材料与基片材料间的容器壁来实现的。蒸发材料的损失保持在最小;生长管中可以得到洁净的环境;管内可以保待相对较高的气压;源和基片间的温差可以大幅度降低。5.4 外延膜沉积技术传统同质外延生长，单晶半导体层是生长在单晶的半导体衬底上此半导体层和衬底为相同的材料，有相同的晶格常数因此同质外延是名符其实的晶格匹配外延工艺同质外延工艺提供了一种控制掺杂浓度分布的重要方法，使器件和电路表现可以最佳化例如，浓度相对低的n型硅层

58、可以外延生长在n+硅衬底上，此种结构可大幅度降低衬底的串联电阻对异质外延而言，外延层和衬底是两种不同的半导体，且外延层的生长必须维持理想的界面结构，这表示穿过界面的化学键必须连续而不被打断因此这两种半导体必须拥有相同的晶格间距，或者可变形去接受一共同间距此两种情况分别称为晶格匹配(Iattice-matched)外延和形变层(strain-layer)外延晶格匹配的构造和缺陷5.4 外延膜的构造和缺陷图 (a)表示衬底和薄膜有相同晶格常数的晶格匹配外延一个重要例子是AlxGa1-xAs在砷化镓衬底上的外延生长，其中x在0至1之间 AlxGa1-xAs的晶格常数和砷化镓的晶格常数之间不同程度小于

59、0.135.4 外延膜的构造和缺陷对晶格不匹配的情形，若外延层有较大的晶格常数且可弯曲它将在生长平面上被压缩至符合衬底的间距，而弹性力将会强迫它往垂直界面的方向扩展，这种结构形式称为形变层外延，如图(b)所示5.4 外延膜的构造和缺陷另一方面，若外延层有较小的晶格常数，它将会在生长平面的方向上扩大，而在垂直界面的方向上被压缩上述的形变层外延，当其厚度增加时，形变或有变形化学键的原子总数会增加，且在某些点上的位错会结核来释放同质形变能量，此厚度称为系统的临界层厚度图(c)表示在界面上有刃位错的情况5.4 外延膜的构造和缺陷一个相关的异质结构是形变层超晶格(strained-layer super

60、-lattice，SLS)超晶格是一种人工制造的一维周期性结构，由不同材料所构成，且其周期约为10nm右图表示一SLS，由两种不同的平衡晶格常数a1a2的半导体生长出的一具有统一晶格常数6的结构，其中a1ba25.4 外延膜的构造和缺陷如果此层非常薄，则因为外延中均匀的拉力使之可以承受晶格的不匹配因此在这种情形下，不会有位错在界面产生，故可获得高品质的晶体材料这些人造结构的材料可以用MBE来生长，这些材料为半导体的研究提供了一个新的领域，而且使一些高速和光学应用的新型固态器件制造变为可能5.4 外延膜的构造和缺陷外延层缺陷外延层的缺陷会降低器件的性能例如，缺陷会降低迁移率和增加漏电流外延的缺陷