数电6章 时序逻辑电路的分析与设计课件

1、6 时序逻辑电路的分析与设计6.1 时序逻辑电路及其分类念6.2 时序逻辑电路状态的描述6.4 时序逻辑电路的设计方法学习要点时序电路的分析方法和设计方法6.3 时序逻辑电路的分析方法1 在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。 时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。6.1 时序逻辑电路及其分类念6.1.1 时序逻辑电路26.1.1 时序逻辑电路组合电路存储电路X1XiZ1ZjQ1QrY1Yr输入输出基本结构及特点时序电路的特点:(1) 含有具有记忆元件（触发器）。 (2) 具有反馈通道

2、。36.1.2 时序逻辑电路的分类同步时序电路异步时序电路 存储电路内所有触发器的CP端都接同一时钟脉冲源。所有触发器的状态变化与时钟脉冲同步。 电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。同步时序电路的速度高于异步时序电路。4 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。特性方程：描述触发器逻辑功能的逻辑表达式。驱动方程：（激励方程）触发器输入信号的逻辑 表达式。时钟方程：控制时钟CP的逻辑表达式。状态方程：（次态方程）次态输出的逻辑表

3、达式。 驱动方程代入特性方程得状态方程。输出方程：输出变量的逻辑表达式。6.2 时序逻辑状态的描述1. 逻辑方程组52. 状态（真值）表：表明输出Y、次态Qn+1与输入X、现态Qn逻辑关系的表格。3. 状态图：4. 时序（波形）图表明状态转换规律及相应输入、输出取值关系的图形。时序逻辑电路的工作波形图。7解：CPQ例1特性方程：驱动方程：状态方程：波形图：1K1JC1QQCP8Q2Q1CPABCR1DC1Q1Q1C1K1JC1Q2RQ2BACP10由两级触发器构成的时序电路如图所示，请画出Q1 、Q2的波形。 J Q K Q R D Q Q RCP“1”IQ1Q2CLR例311Q1Q2CPCL

4、RI1.驱动方程J=K=I，D=Q12.状态方程Q2n+1=D=Q1n 3.根据状态方程画时序图：解：12确定状态：S0没有1输入的状态S1已经输入1个1以后的状态S2已经输入2个或2个以上1以后的状态。状态转换条件：X/Y状态图：解： 1/11/00/0 0/01/10/0S0S1S214现态Qn次态Qn+1/输出Y输入XS0S1S2S0/0 S1/0 S0/0 S2/1 S0/0 S2/1 0 1状态真值表：X Qn Qn+1 Y0 S00 S10 S21 S01 S11 S2S0 0 S0 0 S0 0 S1 0S2 1S2 1 处在现态Qn的时序电路，当输入为X时，该电路将进入输出为Y

5、的次态Qn+1。状态表：15输出方程：驱动方程：1写方程式T触发器的特性方程：例1Q0FF0FF1CPYQ11T C1&=1X11T C1172求状态方程 将各触发器的驱动方程代入，即得电路的状态方程：183计算，列状态表输入现 态次 态输出XQ1Q0Q1Q0Y00001000110001011001100110011010100011001011110119画时序图XCPQ0Q1Y2045电路功能由状态图可以看出，当输入X 0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：0001101100画状态图100100110/10/01/0 1/10/0状态图CPXQ0Q1Y时序

6、图当X1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：0011100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。进(借)位标志1/00/01/021 YQ1Q1Q2Q21J C11K1J C11K1J C11K&Q0Q0FF0FF1FF2CP时钟方程：输出方程：输出仅与电路现态有关同步时序电路的时钟方程可省去不写。驱动方程：1写方程式例2223列状态表或画时序图0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001

7、10024画时序图25有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。5电路功能状态图40000010111111101000000010101010127判断电路的逻辑功能。JKQn+100Qn01010111QnCSDQ0Q1Q21 0 1 0 1 0 1 0 11 1 0 0 1 1 0 0 11 1 1 1 0 0 0 0 1 电路功能：3位二进制减法计数器 前级

8、输出为0时，状态翻转，否则维持原态。 前两级输出都为0时，状态翻转，否则维持原态。驱动方程例328异步时序电路，时钟方程：例4D触发器的特性方程：驱动方程：29 将各触发器的驱动方程代入，即得电路的状态方程：3031Q0CPQ1Q232由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000111110101100011010001000电路具有递减计数功能，是一个3位二进制异步减法计数器。336.3 时序逻辑电路的设计方法设计步骤：设计要求原始状态图最简状态图画电路图启动检查124列时钟、输出、状态、驱动方程5二进制状态表3状态化简状态分配触发器选型341. 建

9、立原始状态图和原始状态表 根据设计命题要求初步画出的状态图，称为原始状态图，它们可能包含多余状态。从文字描述的命题到原始状态图的建立往往没有明显的规律可循，因此，在时序电路设计中这是较关键的一步。画原始状态图和原始状态表一般按下列步骤进行： 分析题意， 确定输入、 输出变量。 设置状态。 首先确定有多少种信息需要记忆， 然后对每一种需要记忆的信息设置一个状态并用字母表示。 确定状态之间的转换关系， 画出原始状态图， 列出原始状态表。352. 状态化简 在建立原始状态图和原始状态表时，将重点放在正确地反映设计要求上，因而往往可能会多设置一些状态，但状态数目的多少将直接影响到所需触发器的个数。对于

10、具有M个状态的时序电路来说， 所需触发器的个数n由下式决定： 可见，状态数目减少会使触发器的数目减少并简化电路。 因此，状态简化的目的就是要消去多余状态，以得到最简状态图和最简状态表。 36状态的等价 设Si和Sj是原始状态表中的两个状态，若分别以Si和Sj为初始状态，加入任意的输入序列，电路均产生相同的输出序列，且都向同一个次态转换，即两个状态的转移效果相同，则称Si和Sj是等价状态或等价状态对，记作SiSj。凡是相互等价的状态都可以合并成一个状态。第一，在相同的输入条件下都有相同的输出。 第二，在相同的输入条件下次态也等价。373. 状态分配 状态分配是指将状态表中每一个字符表示的状态赋以

11、适当的二进制代码，得到代码形式的状态表（二进制状态表），以便求出激励函数和输出函数， 最后完成时序电路的设计。 状态分配合适与否，虽然不影响触发器的级数，但对所设计的时序电路的复杂程度有一定的影响。然而，要得到最佳分配方案是很困难的。这首先是因为编码的方案太多，如果触发器的个数为n，实际状态数为M，则一共有2n种不同代码。38例1试用JK触发器完成“111”序列检测器的设计。解：确定输入变量和输出变量。 设该电路的输入变量为X， 代表输入串行序列，输出变量为Z，表示检测结果。根据设计命题的要求，可分析出输入X和输出Z之间的关系为X 011011111011Z 000000111000 设置状态

12、 状态是指需要记忆的信息或事件，由于状态编码还没有确定，所以它用字母或符号来表示。 分析题意可知，该电路必须记住以下几件事：收到了一个1；连续收到了两个1；连续收到了三个1。因此，加上初始状态，共需四个状态，并规定如下：S0： 初始状态， 表示电路还没有收到一个有效的1。 S1： 表示电路收到了一个1的状态。S2： 表示电路收到了连续两个1的状态。S3： 表示电路收到了连续三个1的状态。39画状态图，列状态表 以每一个状态作为现态，分析在各种输入条件下电路应转向的新状态和输出。该电路有一个输入变量X，因此，每个状态都有两条转移线，画状态图时应先从初始状态S0出发 当电路处于S0状态时，若输入X

13、=0，则输出Z=0，电路保持S0状态不变，表示还未收到过1；若输入X=1，电路应记住输入了一个1，因此，电路应转向新状态S1，输出Z=0。当电路处于S1状态时，若输入X=0，则输出Z=0，电路回到S0状态重新开始；若输入X=1，电路应记住连续输入了两个1。因此，电路应转向新状态S2，输出Z=0。以此类推。40S0S1S2S3设电路开始处于初始状态为S0。第一次输入1时，由状态S0转入状态S1，并输出0；1/0X/Z若继续输入1，由状态S1转入状态S2，并输出0；1/0如果仍接着输入1，由状态S2转入状态S3，并输出1；1/1此后若继续输入1，电路仍停留在状态S3，并输出1。1/1电路无论处在什

14、么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。0/00/00/00/0建立原始状态图41原始状态表42原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。状态分配所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态S0。所以它们可以合并为一个状态，合并后的状态用S2表示。S0=00S1=01S2=10状态化简43状态化简和状态分配 由表（a）原始状态表用直接观测法可知，S2、S3为等价状态

15、对，简化后可得如表（b）最简状态表。 该时序电路共有三个状态，采用两个JK触发器FF0、FF1 ，状态变量为Q1、Q0。0101/01010/010/144 根据状态表填写次态和输出函数卡诺图，从而求得次态和输出方程组，然后将各状态方程与所选用的触发器的特性方程对比，便可求出驱动方程。列输出和驱动方程 当选用JK触发器时，为了使状态方程与触发器的特性方程便于对比，尽可能将状态方程写成 的形式。 450 0 0 0 0 00 0 1 0 0 00 1 0 0 0 00 1 1 0 0 0 1 01 0 1 1 0 0 1 0 1 0 11 1 1 由状态图列状态真值表46输出方程状态方程采用同步

16、方案47比较，得驱动方程48001011011/10/01/0X/ZQ1Q00/00/01/10/01/0自启动检查将无效状态11代入输出方程和状态方程计算：电路能够自启动。49电路图50建立原始状态图设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。状态化简状态分配已经最简。已是二进制状态。例251选触发器，求时钟、输出、状态、驱动方程 因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：方法一52由状态图列状态真值表：0 0 0 0 0 1 00 0 1 0 1 0 00 1 0

17、0 1 1 00 1 1 1 0 0 0 0 0 1 0 1 01 0 1 1 1 0 01 1 0 0 0 0 1求输出方程：Y方法一53状态方程不化简，以便使之与JK触发器的特性方程的形式一致。54比较，得驱动方程：55列带驱动信号的状态真值表：0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 0 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 0 0 0 0 1 1 1 0 1 1 1 方法二56 00 01 11 10 0 0 0 1 0 1 00

18、01 11 10 0 1 0 0 1 57 00 01 11 10 0 0 1 1 0 1 00 01 11 10 0 1 0 1 1 58 00 01 11 10 0 1 1 1 1 0 00 01 11 10 0 1 1 1 1 59将无效状态111代入状态方程计算：可见111的次态为有效状态000，电路能够自启动。检查电路能否自启动60电路图由驱动方程和输出方程画电路图61设计一个异步时序电路，要求如右图所示状态图。选触发器，求时钟、输出、状态、驱动方程选用3个CP上升沿触发的D触发器，分别用FF0、FF1、FF2表示。输出方程例3 000001010 101100011/0 /0/0 /0/1 /0排列顺序：/Y62次态卡诺图时钟方程：FF0每输入一个CP翻转一次，只能选CP选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。FF1在t2、t4时刻翻转，可选Q0。FF2在t4、t6时刻翻转，可选Q0。6364电路图检查电路能否自启动将无效状态110、111代入输出方程和状态方程计