半导体器件原理 第五章

半导体器件原理

PrinciplesofSemiconductorDevices第五章：MOS（金属-氧化物-半导体）场效应晶体管（Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET）刘宪云逸夫理科楼229室场效应晶体管介绍什么是场效应管?

场效应晶体管【FieldEffectTransistor缩写(FET)】简称场效应管。由多数载流子参与导电,也称为单极型晶体管，它属于输入电压控制输出电流的半导体器件，仅由一种载流子参与导电。DS电流电场场效应晶体管，FET,fieldeffecttransistor

利用垂直于导电沟道的输入电压的电场作用，控制导电沟道输出电流的一种半导体器件.FET与双极晶体管的比较BJTFET与BJT的区别：1.FET为电压控制器件;BJT

为电流控制器件。2.FET输入阻抗高，实际上不需要输入电流，在模拟开关电路，高输入阻抗放大器和微波放大器中具有广泛的应用。3.FET为单极器件，没有少子存储效应，适于高频和高速工作。4.在大电流时，FET具有负的温度系数，随着温度的增加FET的电流减小，使整个器件温度分布更加均匀。5.制备工艺相对比较简单，适合大规模集成电路。场效应晶体管的家族谱系pn结栅肖特基栅绝缘栅随着集成电路设计和制造技术的发展，目前大部分超大规模集成电路都是MOS集成电路。在数字集成电路，尤其是微处理机和存储器方面，MOS集成电路几乎占据了绝对的位置。MOS在一些特种器件，如CCD（电感耦合器件）和敏感器件方面应用广泛。促进MOS晶体管发展主要有以下四大技术：半导体表面的稳定化技术各种栅绝缘膜的实用化自对准结构MOS工艺阈值电压的控制技术第五章：MOS（金属-氧化物-半导体）场效应晶体管§5.1MOS场效应晶体管基础5.1.1双端ＭＯＳ结构5.1.2电容－电压特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4频率限制特性5.1.5ＣＭＯＳ技术5.1.6小结5.1.1双端MOS结构

MOS电容结构氧化层厚度氧化层介电常数Al或高掺杂的多晶Sin型Si或p型SiSiO29MOSFET的核心是金属－氧化物－半导体电容，其中的金属可以是铝或者一些其它的金属，但更通常的情况是在氧化物上面淀积高电导率的多晶硅；然而，金属一词通常被延用下来。多子积累：1）能带（向上）弯曲并接近EF；2）多子（空穴）在半导体表面积累，越接近半导体表面多子浓度越高。由于MOS系统处于热平衡状态且无通过氧化层的电流，使得半导体中的费米能级为一常数。p型衬底MOS电容器的能带图(a)加负栅压5.1.1双端MOS结构

能带图MOS结构的物理性质可以借助简单的平行板电容器加以解释多子耗尽：1）表面能带向下弯曲，表明存在一个类似于pn结中的空间电荷区。导带和本征费米能级均向费米能级靠近，产生的空间电荷区宽度为xd；2）表面上的多子浓度比体内少得多，基本上耗尽，表面带负电。p型衬底MOS电容器的能带图(b)加小正栅压5.1.1双端MOS结构

能带图少子反型：1）EFi与EF在表面处相交（此处为本征型），表面处本征费米能级低于费米能级，导带比价带更接近费米能级；2）表面区的少子数>多子数——表面反型；3）反型层和半导体内部之间还夹着一层耗尽层。p型衬底MOS电容器的能带图(c)加大正栅压5.1.1双端MOS结构

能带图p型衬底MOS电容器的能带图5.1.1双端MOS结构

能带图金属板加负电压时，氧化物-半导体界面处存在空穴堆积栅极加正电压时，导带和本征费米能级均向费米能级靠近，产生空间电荷区金属板加更大正电压时，空间电荷区更大。表面处的本征费米能级低于费米能级，从而，导带比价带更接近费米能级。半导体表面从p型转化成n型，产生氧化物-半导体界面处的电子反型层。n型衬底MOS电容器的能带图(a)加正栅压(b)加小负栅压(c)加大负栅压金属板加正电压时，氧化物-半导体界面处存在电子堆积栅极加负电压时，导带和价带均向上弯曲，产生空间电荷区金属板加更大负电压时，导带和价带的弯曲更显著，本征费米能级移到费米能级上方，以至于价带比导带更接近费米能级。半导体表面从n型转化成p型，产生氧化物-半导体界面处的空穴反型层。5.1.1双端MOS结构空间电荷区厚度费米势表面势表面空间电荷区厚度半导体表面电势与体内电势之差半导体体内费米能级与禁带中心能级之差的电势表示采用单边突变结的耗尽层近似P型衬底15p型衬底半导体空间电荷区示意图阈值反型点条件：表面处的电子浓度=体内的空穴浓度表面空间电荷区厚度P型衬底表面电子浓度：体内空穴浓度：栅电压=阈值电压表面空间电荷区厚度达到最大值165.1.1双端MOS结构空间电荷区厚度P型半导体在阈值反型点时的能带图阈值反型点条件：表面势=费米势的2倍，表面处的空穴浓度=体内的电子浓度，栅电压=阈值电压表面空间电荷区厚度表面势n型衬底17实际器件参数区间185.1.1双端MOS结构空间电荷区厚度T=300k时xdt和掺杂浓度的函数关系大部分的实际掺杂在1015～1017之间，所以对应的表面空间电荷区宽度在0.1~1um之间。5.1.1双端MOS结构

功函数差金属的功函数金属的费米能级二氧化硅的禁带宽度二氧化硅的电子亲和能硅的电子亲和能绝缘体不允许电荷在金属和半导体之间进行交换19零偏压下完整的金属－氧化物－半导体结构的能带图（接触之前）

条件：零栅压，热平衡费米能级为常数零栅压下氧化物二侧的电势差修正的金属功函数零栅压下半导体的表面势修正的硅的电子亲和能二氧化硅的电子亲和能20零偏压下完整的金属－氧化物－半导体结构的能带图（接触之后）

内建电势差：功函数差215.1.1双端MOS结构功函数差:计算公式

功函数差:n＋掺杂多晶硅栅(P-Si)<0近似相等n+掺杂至简并简并：degenerate退化，衰退22功函数差:p＋掺杂多晶硅栅(P-Si)p+掺杂至简并≥023功函数差:n型衬底情形负栅压的大小24Φfn定义大于0。将p型衬底公式中的Φfp用-Φfn代替即得到n型衬底的公式。功函数差:与掺杂浓度的关系255.1.1双端MOS结构

平带电压:定义MOS结构中半导体表面能带弯曲的原因金属与半导体之间加有电压（栅压）半导体与金属之间存在功函数差氧化层中存在净的空间电荷平带电压定义：使半导体表面能带无弯曲需施加的栅电压来源：金属与半导体之间的功函数差，氧化层中的净空间电荷26单位面积电荷数金属上的电荷密度平带条件下MOS结构的能带图和电荷分布图5.1.1双端MOS结构平带电压:公式Vox0+s0=-

ms零栅压时：金属上的电荷密度27单位面积电荷数5.1.1双端MOS结构阈值电压:公式阈值电压：达到阈值反型点时所需的栅压表面势=费米势的2倍|QSDmax|=eNaxdTQSDns忽略反型层电荷285.1.1双端MOS结构阈值电压:与掺杂/氧化层电荷的关系P型衬底MOS结构Q‘ss越大，则VTN的绝对值越大；Na越高，则VTN的值（带符号）越大Na很小时，VTN随Na的变化缓慢，且随Q’ss的增加而线性增加

Na很大时，VTN

随Na

的变化剧烈，且与Q’ss

的相关性变弱29阈值电压VTN>0MOSFET为增强型VG=0时未反型，加有正栅压时才反型VTN<0MOSFET为耗尽型VG=0时已反型，加有负栅压后才能脱离反型P型衬底MOS结构30不同正氧化层电荷值下，n沟MOSFET阈值电压与p型衬底掺杂浓度关系图5.1.1双端MOS结构阈值电压:n型衬底情形31n型衬底费米势表面耗尽层最大厚度单位面积表面耗尽层电荷单位面积栅氧化层电容平带电压阈值电压5.1.1双端MOS结构n型衬底与p型衬底的比较p型衬底MOS结构n型衬底MOS结构阈值电压典型值金属-半导体功函数差32表面反型层电子密度与表面势的关系33表面处电子浓度随着表面势的增加而增大，表面势很小的改变就可以使电子浓度迅速增加表面空间电荷层电荷与表面势的关系堆积平带（电荷为零）耗尽0≤Φs≤Φfp弱反型Φfp≤Φs≤

2Φfp强反型Φs>

2Φfp34§5.1MOS场效应晶体管基础5.1.1双端ＭＯＳ结构5.1.2电容－电压特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4频率限制特性5.1.5ＣＭＯＳ技术5.1.6小结5.1.2节内容36理想情况CV特性频率特性氧化层电荷及界面态的影响实例5.1.2C-V特性什么是C-V特性？平带电容-电压特性37MOS电容结构是MOSFET的核心。MOS器件和栅氧化层－半导体界面处的大量信息可以从器件的电容－电压的关系即C－V特性曲线中得到.MOS电容有三种工作状态：即堆积、耗尽和反型。堆积状态加负栅压，堆积层电荷能够跟得上栅压的变化，相当于栅介质平板电容38MOS电容器在堆积模式时的能带图堆积模式下当栅压微变时的微分电荷分布栅氧化层-半导体界面产生空穴堆积层一个小的电压微分改变量将导致金属栅和空穴堆积电荷的微分变量发生变化平带状态所加负栅压正好等于平带电压VFB，使半导体表面能带无弯曲平带本征39平带电容是栅氧化层厚度和掺杂浓度的函数。耗尽状态加小的正栅压，表面耗尽层电荷随栅压的变化而变化，出现耗尽层电容C’相当与Cox与Csd’串联40MOS电容器在耗尽模式时的能带图耗尽模式下当栅压微变时的微分电荷分布当达到最大耗尽宽度且反型层电荷密度为零时为阈值反型点，此时得到最小电容：强反型状态(低频)加大的正栅压且栅压变化较慢，反型层电荷跟得上栅压的变化平带本征415.1.2C-V特性n型与p型的比较p型衬底MOS结构Cox为理想MOS电容器的静电容。n型衬底MOS结构42p型衬底MOS结构堆积耗尽中反型强反型低频高频平带理想C-V特性堆积中反型强反型耗尽低频高频n型衬底MOS结构平带频率特性理想情况下电容电压的微小变化能够引起反型层电荷密度的变化。实际中必须考虑导致反型层电荷密度变化的电子来源。来自通过空间电荷区的p型衬底中少子电子的扩散。空间电荷区中由热运动形成的电子-空穴对。如果MOS电容的交流电压很快地变化，反型层中电荷的变化将不会有响应。因此C-V特性用来测量电容的交流频率信号。反型状态(高频)加较大的正栅压，使反型层电荷出现，但栅压变化较快，反型层电荷跟不上栅压的变化，只有耗尽层电容对C有贡献。此时，耗尽层宽度乃至耗尽层电容基本不随栅压变化而变化。高频时，反型层电荷不会响应电容电压的微小改变。当信号频率很高时，只有金属和空间电荷区中的电荷发生变化。MOS电容器的电容就是C´min栅压频率的影响46小节内容47理想情况CV特性CV特性概念堆积平带耗尽反型下的概念堆积平带耗尽反型下的计算频率特性高低频情况图形及解释固定栅氧化层电荷和界面电荷效应例图:如果Qss均为正电荷,需要额外牺牲负电荷来中和界面的正电,所以平带电压更负-----++48前面所讲均针对理想C-V特性，假设氧化层不含固定的栅氧化层电荷或氧化层-半导体界面电荷。这两种电荷都会改变C-V特性曲线。被电子占据（在EFi之下）带负电，不被电子占据（在EFi之上）为中性被电子占据（在EFi之下）为中性，不被电子占据（在EFi之上）带正电（界面陷阱）受主态容易接受电子带负电正常情况热平衡不带电施主态容易放出电子带正电氧化层界面处半导体能带示意图49界面态：半导体界面处允许的能态通常，受主态存在于能带的上半部分，而施主态存在于能带的下半部分。若费米能级低于受主态，那么受主态是中性的，一旦费米能级位于其上时它将是负电性的。若费米能级高于施主态，那么施主态是中性的，一旦费米能级位于其下时它将是正电性的。因此界面电荷是MOS电容器栅压的函数。界面陷阱的影响:堆积状态堆积状态：界面陷阱带正电，C-V曲线左移，平带电压更负例图:需要额外牺牲三个负电荷来中和界面态的正电,所以平带电压更负------+++施主态容易放出电子带正电50堆积模式时p型衬底MOS电容能带图禁带中央：界面陷阱不带电，对C-V曲线无影响界面陷阱的影响:本征状态51界面处费米能级和本征费米能级重合；所有的界面态为中性，这种特定的偏置情况称为禁带中央。反型状态：界面陷阱带负电，C-V曲线右移，阈值电压更正。界面陷阱的影响:反型状态例图:需要额外牺牲三个正电荷来中和界面态的负电,所以阈值电压升高___++++++受主态容易接受电子带负电5253C-V测量方法可作为半导体器件过程控制的判别工具。对于给定的MOS器件，理想C-V曲线能够确定下来，平移量大小能够确定出界面态密度。高频C-V特性测量装置示意图小节内容54氧化层电荷及界面态对C-V曲线的影响氧化层电荷影响及曲线界面态概念界面态影响概念曲线实例如何测C-V曲线如何看图解释出现的现象§5.1MOS场效应晶体管基础5.1.1双端ＭＯＳ结构5.1.2电容－电压特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4频率限制特性5.1.5ＣＭＯＳ技术5.1.6小结5.1.3MOSFET基本工作原理56MOSFET结构电流-电压关系——概念电流-电压关系——推导跨导衬底偏置效应MOS场效应晶体管的电流，是电荷在反型层或者与氧化层－半导体界面相邻的沟道区中流动形成。前面讨论了增强型MOS电容中反型层电荷的形成机理。还可以制造出耗尽型的器件，这种器件在零栅压时沟道就已经存在了。N沟道增强型MOS场效应管的结构示意图BPGN+N+氮氮SDSiO2Ltox结构在一块掺杂浓度较低的P型硅衬底上，用光刻工艺扩散两个高掺杂的N型区，从N型区引出两个电极，一个是漏极D，一个是源极S。57然后在半导体表面覆盖一层很薄的二氧化硅(SiO2)绝缘层，在漏——源极间的绝缘层上再装上一个铝电极,作为栅极G。在p型半导体衬底上也引出一个电极B，这就构成了一个N沟道增强型MOS管。沟道长度L(跟工艺水平有关)沟道宽度W栅氧化层厚度tox2.基本参数MOSFET结构SGDB3.符号源极Source漏极Drain栅极Gate三极管就是一条电流的通道，有一个电极控制电流的通与断，在这条通道上，电流出发的一端叫做源极，而电流到达的一端叫做漏极，控制电流通断的电极叫做栅极。结型场管脚识别场效应管的栅极相当于晶体管的基极，源极和漏极分别对应于晶体管的发射极和集电极。将万用表置于R×1k档，用两表笔分别测量每两个管脚间的正、反向电阻。当某两个管脚间的正、反向电阻相等，均为数KΩ时，则这两个管脚为漏极D和源极S（可互换），余下的一个管脚即为栅极G。对于有4个管脚的结型场效应管，另外一极是屏蔽极（使用中接地）。MOSFET分类(1)n沟道MOSFETp型衬底，n型沟道，电子导电VDS>0，使电子从源流到漏p沟道MOSFETn型衬底，p型沟道，空穴导电VDS<0，使空穴从源流到漏按照导电类型的不同可分为：60MOSFET分类(2)n沟道增强型MOSFETn沟道耗尽型MOSFET零栅压时已存在反型沟道，VTN<0按照零栅压时有无导电沟道可分为：61基本上是一种左右对称的拓扑结构，它是在P型半导体上生成一层SiO2

薄膜绝缘层，然后用光刻工艺扩散两个高掺杂的N型区，从N型区引出电极。MOSFET分类(3)p沟道增强型MOSFET零栅压时不存在反型沟道，VTP<0零栅压时已存在反型沟道，VTP>062p沟道耗尽型MOSFET增强型：栅压为0时不导通N沟（正电压开启“1”导通）P沟（负电压开启“0”导通）63耗尽型：栅压为0时已经导通N沟（很负才关闭）P沟（很正才关闭）5.1.3.2N沟道增强型MOS场效应管工作原理1.栅源电压VGS对半导体表面空间电荷区状态的影响(1)

VGS

=0漏源之间相当于两个背靠背的PN结，无论漏源之间加何种极性电压，总是不导电。SBD当VGS

逐渐增大时，栅氧化层下方的半导体表面会发生什么变化？BPGSiO2SDN+N+64(2)VGS

>0逐渐增大栅氧化层中的场强越来越大，它们排斥P型衬底靠近SiO2

一侧的空穴，形成由负离子组成的耗尽层。增大VGS

耗尽层变宽。当VGS继续升高时,沟道加厚，沟道电阻减少，在相同VDS的作用下，ID将进一步增加。BPGSiO2SDN+N+++--++--++++VGS--------反型层iD由于吸引了足够多P型衬底的电子，会在耗尽层和SiO2

之间形成可移动的表面电荷层——反型层、N型导电沟道。这时，在VDS的作用下就会形成ID。(3)VGS

继续增大弱反型强反型VDS65阈值电压：使半导体表面达到强反型时所需加的栅源电压。用VT表示。阈值电压MOS场效应管利用VGS来控制半导体表面“感应电荷”的多少，来改变沟道电阻，从而控制漏极电流ID。

MOSFET是一种电压控制型器件。

MOSFET能够工作的关键是半导体表面必须有导电沟道，而只有表面达到强反型时才会有沟道形成。662.VDS对导电沟道的影响(VGS>VT)c.VDS=VGS–VT，即VGD=VT：靠近漏极沟道达到临界开启程度，出现预夹断。VDS=VDSatb.0<VDS<VGS–VT，即VGD=VGS–VDS>VT:导电沟道呈现一个楔形。靠近漏端的导电沟道减薄。VDS>0，但值较小时：VDS对沟道影响可忽略，沟道厚度均匀VDSVGSBPGN+N+SDd.VDS>VGS–VT，即VGD<VT：夹断区发生扩展，夹断点向源端移动VGD=VGS–VDSVGSEL

673.N沟道增强型MOS场效应管的特性曲线1）输出特性曲线(假设VGS=5V)

输出特性曲线非饱和区饱和区击穿区BVDSID/mAVDS/VOVGS=5VVGS=4VVGS=3V预夹断轨迹VDS（Sat）过渡区线性区(d)VDS:VGD<VTBPN+N+VDSVGSGSDL<<L

VTVGSVGD(b)VDS:

VGD>VTBPN+N+VDSVGSGSDVGSVGD(c)VDS:VGD=VTBPN+N+VDSVGSGSDVGSVT(a)VDS很小VGSBPGN+N+SDVDSVGSVGD≈VGS

ID=IDSat68漏端产生零反型层电荷密度的漏源电压VDS（Sat）=VGS-VTVT

VGS/VID/mAO2）转移特性曲线(假设VDS=5V)

a.VGS<VT

器件内不存在导电沟道，器件处于截止状态，没有输出电流。

b.VGS>VT

器件内存在导电沟道，器件处于导通状态，有输出电流。且VGS越大，沟道导电能力越强，输出电流越大转移特性曲线693.N沟道耗尽型MOS场效应管BPGN+N+SDSiO2

++++++1）N沟道耗尽型MOS场效应管结构1、结构2、符号SGDB70ID/mAVGS/VOVP(b)转移特性IDSS(a)输出特性ID/mAVDS/VO+1VVGS=0-3V-1V-2V432151015202）基本工作原理a.当VGS=0时，VDS加正向电压，产生漏极电流ID,此时的漏极电流称为漏极饱和电流，用IDSS表示b.当VGS＞0时，ID进一步增加。c.当VGS＜0时，随着VGS的减小漏极电流逐渐减小。直至ID=0。对应ID=0的VGS称为夹断电压，用符号VP表示。71作原理种类符号转移特性曲线输出特性曲线

NMOS增强型耗尽型PMOS增强型耗尽型IDSGDBSGDBIDSGDBIDSGDBIDVGSIDOVTIDVGSVPIDSSOVDSID_VGS=0+__OIDVGSVTOIDVGSVPIDSSO_IDVGS=VTVDS_o_+VDSID+++OVGS=VTIDVGS=0V+_VDSo+7273小结按照导电类型分MOS管分为NMOS和PMOS。按照零栅压时有无沟道又分为增强型和耗尽型两种形式。

NMOS和PMOS结构十分相似，只是两者的衬底及源漏区掺杂类型刚好相反。特性曲线：输出特性曲线(非饱和区、饱和区、击穿区)

转移特性曲线(表征了VGS对ID的控制能力)工作原理：VGS：耗尽弱反型强反型

VDS：减薄夹断扩展耗尽型器件形成的原因，其基本特性与增强型器件之间的不同点。定性分析电流－电压关系――数学推演*分析前，做如下基本假设：沟道中的电流是由漂移而非扩散产生的（长沟器件）栅氧化层中无电流缓变沟道近似，即垂直于沟道方向上的电场变化远大于平行于沟道方向上的电场变化(近似认为ｘ方向Ｅ为常数)氧化层中的所有电荷均可等效为Si-SiO2界面处的有效电荷密度耗尽层厚度沿沟道方向上是一个常数沟道中的载流子迁移率与空间坐标无关衬底与源极之间的电压为零74电流密度:(漂移电流密度为)I-V特性:沟道电流X方向的电流强度：反型层中平行于沟道方向的电场：75I-V特性:电中性条件76利用电荷中和概念，有：高斯定理相互抵消E5=E6=0，即使有也相互抵消E3＝0表面所在材料的介电常数某闭合表面沿闭合表面向外法线方向的电场强度该闭合表面所包围区域的总电荷量I-V特性:表面电荷dxW24315677I-V特性:氧化层电势78考虑势垒高度I-V特性:反型层电荷与电场氧化层电势半导体表面空间电荷区的单位面积电荷氧化层中垂直于沟道方向的电场由上三式可得反型层单位面积的电荷不应是x或Vx的函数（电流连续性定律）79I-V特性:线性区与饱和区80迁移率μ和阈值电压VT的测试提取方法高场下迁移率随电场上升而下降存在亚阈值电流n沟耗尽型n沟增强型81p沟增强型MOSFET的I-V特性注：Vds=-VsdVgs=-Vsg,等82只要将n沟道公式中的VDS、VGS、VT换成VGD、VSG、-VT，即可得到p沟道的公式。注意p沟增强型VT>0，而p沟耗尽型VT<0。跨导(晶体管增益):模型跨导用来表征MOSFET的放大能力，如果我们考虑n沟MOSFET，可得：令材料参数设计参数工艺参数影响跨导的因素：83载流子迁移率小节内容84电流-电压关系——推导跨导：跨导是器件结构、载流子迁移率和阈值电压的函数。随着器件沟道宽度的增加、沟道长度的减小或氧化层厚度tox的减小，跨导都会增大。在MOSFET电路设计中，晶体管的尺寸，尤其是沟道宽度W，是一个重要的工程设计参数。衬底偏置效应(1)以前讨论中，衬底都是与源相连并接地的。在MOSFET电路中，源和衬底不一定是相同的电势。≥0源到衬底的pn结必须反偏或零偏,因此Vsb总是大于或等于零。Vsb=Vs-Vb>0,即Vb更负（这样才反偏）在沟道源端感应出来的电子全跑掉了85N沟MOSFET所加电压示意图衬底偏置效应(2)能带图衬底偏压表面准费米能级反型条件耗尽层电荷不同衬偏电压条件下的能带图：86衬底偏置效应(3)：现象87反型层电子势能比源端电子势能高→电子更容易从反型层流到源区→达到反型所需的电子浓度需更高的栅压；反型层-衬底之间的电势差更大→表面耗尽层更宽、电荷更多→同样栅压下反型层电荷更少；表面费米能级更低→要达到强反型条件需要更大的表面势。衬底偏置效应(4)：阈值电压负的耗尽层电荷更多需更大的正栅压才能反型，且VSB越大，VT越大体效应系数88当VSb>0时，空间电荷密度的变化量为：为了能够达到阈值条件，所加栅压必须增大，阈值电压改变量为：小节内容89衬底偏置效应P阱更负，n管阈值上升N衬底更正，p管阈值更负此种类型偏置经常做模拟用途。P351例3.11.10：计算由于源-衬底偏压引起的阈值电压的该变量。T=300K，Na=3×1016cm-3，tox=500埃，VSB=1V△VT=0.66V§5.1MOS场效应晶体管基础5.1.1双端ＭＯＳ结构5.1.2电容－电压特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4频率限制特性5.1.5ＣＭＯＳ技术5.1.6小结在许多实际应用中，MOSFET被用于线性放大电路。用MOSFET的小信号等效电路可以从数学上对电子电路进行分析。等效电路包括产生频率效应的电容和电阻。小信号等效电路限制MOSFET频率响应的物理因素定义晶体管截止频率并推导出其表达式。小信号等效电路MOSFET的小信号等效电路可由基本的MOSFET结构示意图推导出来。源极串联电阻栅源交叠电容漏极串联电阻栅漏交叠电容漏-衬底pn结电容栅源电容栅漏电容跨导寄生参数本征参数925.1.4频率限制特性

完整的小信号等效电路共源n沟MOSFET小信号等效电路总的栅源电容总的栅漏电容与ID-VDS曲线的斜率有关93简化的小信号等效电路包含源电阻rs的简化共源n沟MOSFET低频小信号等效电路串联电阻rd和rs被忽略，只计rds；输入栅极阻抗无限大94只计入本征参数简化的共源n沟MOSFET低频小信号等效电路MOSFET频率限制因素限制因素1：沟道载流子从源到漏运动需要时间沟道渡越时间通常不是主要频率限制因素对SiMOSFET，饱和漂移速度95负载电阻输入电流输出电流忽略rs，rd，rds，Cds后的共源n沟道MOSFET等效小信号电路消去电压变量VD96限制因素2：对栅电极或电容充电需要时间输入栅电极的各电流相加，得密勒电容等效只计入本征参数器件饱和时，Cgd=0，寄生电容成为影响输入阻抗的重要因素。97密勒电容的作用是将跨越输入-输出端的电容等效到了输入端。截止频率推导截止频率：电流增益为1时的频率。提高频率特性：提高迁移率（100方向，工艺优质）；缩短L；减小寄生电容；增大跨导。98§5.1MOS场效应晶体管基础5.1.1双端ＭＯＳ结构5.1.2电容－电压特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4频率限制特性5.1.5ＣＭＯＳ技术5.1.6小结5.1.5CMOS技术什么是CMOS？n沟MOSFETp沟MOSFET100CMOS（ComplementaryMOS，互补金属氧化物半导体）使n沟MOSFET与p沟MOSFET取长补短实现低功耗、全电平摆幅数字逻辑电路的首选工艺场氧（用作管间、互连-衬底间隔离）栅氧（用作MOS电容的介质）通常接电路最低电位通常接电路最高电位CMOS工艺中：首先要有浓度很低的n型硅衬底，以容纳p沟MOSFET；再在形成的p型扩散区，即所谓的p阱中生成n沟MOSFET。（1）CMOS电路（2）器件结构-V+V输入输出N型衬底输出P阱+V-V输入*问题：闩锁效应（四层pnpn结构中高电流、低电压的情形）优点：互补，一开一关；电流小，功耗低；充放电回路短，速度快；线性好，温漂小。§5.1MOS场效应晶体管基础5.1.1双端ＭＯＳ结构5.1.2电容－电压特性5.1.3ＭＯＳＦＥＴ基本工作原理5.1.4频率限制特性5.1.5ＣＭＯＳ技术5.1.6小结5.1.6小结

1103MOS电容是MOSFET的核心。随表面势的不同，半导体表面可以处于堆积、平带、耗尽、本征、弱反型、强反型等状态。MOSFET导通时工作在强反型状态。栅压、功函数差、氧化层电荷都会引起半导体表面能带的弯曲或表面势。表面处于平带时的栅压为平带电压，使表面处于强反型的栅压为阈值电压。阈值电压与平带电压、半导体掺杂浓度、氧化层电荷、氧化层厚度等有关。C-V曲线常用于表征MOS电容的性质，氧化层电荷使C-V曲线平移，界面陷阱使C-V曲线变缓。MOSFET根据栅压的变化可以处于导通（强反型）或者截止状态，故可用作开关；加在栅源上的信号电压的微小变化可以引起漏源电流的较大变化，故可用作放大。5.1.6小结2104MOSFET可以分为n沟道、p沟道，增强型、耗尽型。对于不同类型的MOSFET，栅源电压、漏源电压、阈值电压的极性不同。特性曲线和特性函数是描述MOSFET电流-电压特性的主要方式。跨导和截止频率是表征MOSFET性质的两个最重要的参数。根据MOSFET的转移特性（ID-VGS），可分为导通区和截止区；根据MOSFET的输出特性（ID-VDS），可分为线性区、非饱和区和饱和区。影响MOSFET频率特性的因素有栅电容充放电时间和载流子沟道渡越时间，通常前者是决定MOSFET截止频率的主要限制因素。CMOS技术使n沟MOSFET和p沟MOSFET的优势互补，但可能存在闩锁等不良效应。§5.2MOSFET：概念的深入1055.2.1非理想效应5.2.2MOSFET按比例缩小理论5.2.3阈值电压的修正5.2.4附加电学特性5.2.5辐射和热电子效应*MOSFET的非理想效应改变理想特性。非理想效应:亚阈值电导，沟道长度调制，沟道迁移率的变化以及载流子速度饱和。5.2.1非理想效应亚阈值电流:定义106亚阈值电流在理想电流－电压关系中，当栅源电压小于或等于阈值电压时漏电流为零。而在实验中，当VGS≤VT时，ID并不为零。下图是已经推导出的理想特性与实验结果之间的对比示意图。VGS≤VT时的漏电流称为亚阈值电流。亚阈值电流:比较施加小的漏电压时，n沟道MOSFET沟道表面势示意图堆积状态：势垒很高→电子无法跃过→无法形成表面电流弱反型状态：势垒较低→电子有一定的几率越过势垒→形成亚阈值电流强反型状态：势垒极低→大量电子越过势垒→形成沟道电流107亚阈值电流:电压特性IDsub-VDS曲线的斜率是半导体掺杂浓度和界面态密度的函数。可通过对曲线斜率的测量来实验确定氧化层-半导体界面态密度。108沟道长度调制效应:机理109MOSFET偏置在饱和区→漏端耗尽区横向延伸进入沟道→减小有效沟道长度。因为耗尽区宽度与偏置有关，所以有效沟道长度也与偏置有关，且受漏－源电压调制。n沟MOSFET的沟道长度调制效应。沟道长度调制效应:影响因素ID的实测值高于理论值在饱和区，实测ID随VDS增加而缓慢增加110显示沟道效应的MOSFETI-V特性曲线迁移率变化

表面散射111迁移率变化:Si的情形（104V/cm)低场：迁移率不随E而变高场：迁移率随E增加而下降强场：迁移率与E成反比112迁移率变化:GaAs、InP的情形（104V/cm)与Si相比，GaAs、InP的特点：存在漂移速度峰值迁移率大存在负微分迁移率区饱和漂移速度小113速度饱和在高场下，迁移率不再是常数，随着VD的增加，载流子趋于饱和，表现为电流增加，然后达到饱和。此时的饱和机理与恒定迁移率不同，在夹断之前发生。5.2.1非理想效应

弹道输运115非弹道输运MOSFET沟道长度L>0.1μm，大于散射平均自由程；载流子从源到漏运动需经过多次散射；载流子运动速度用平均漂移速度表征；弹道输运MOSFET沟道长度小于散射平均自由程，沟道载流子不再受到散射，不会因为散射而失掉从电场获得的能量，其速度可以比饱和速度高很多；载流子从源到漏运动大部分没有一次碰撞-弹道输运；器件的电流和跨导都比速度饱和时高，这也是不断缩小器件尺寸的动力；高速器件、纳米器件；§5.2MOSFET：概念的深入1165.2.1非理想效应5.2.2MOSFET按比例缩小理论5.2.3阈值电压的修正5.2.4附加电学特性5.2.5辐射和热电子效应*5.2.2按比例缩小为什么要缩小MOSFET尺寸?提高集成度：同样功能所需芯片面积更小提升功能：同样面积可实现更多功能降低成本：单管成本降低改善性能：速度加快，单位功耗降低若尺寸缩小30％，则栅延迟减少30％，工作频率增加43％单位面积的晶体管数目加倍每次切换所需能量减少65％，节省功耗50％117118恒定电场按比例缩小(FullScaling)

尺寸与电压按同样比例缩小;电场强度保持不变;最为理想，但难以实现（因为某些本征器件电压如硅的禁带宽度、内建结电势等是材料参数，不能缩小）.缩小方式恒压按比例缩小(FixedVoltageScaling)尺寸按比例缩小，电压保持不变;电场强度随尺寸的缩小而增加，强场效应加重.全部按比例缩小(GeneralScaling)尺寸和电场按不同的比例因子缩小迄今为止的实际做法器件尺寸和电压等比例缩小；电场（水平和垂直）保持不变。（a）初始NMOS晶体管（b）缩小后的NMOS晶体管漏极耗尽区宽度单位沟道宽度漏电流完全按比例缩小（恒定电场按比例缩小）恒定电场按比例缩小:结果120带´的是缩小过的参数，不带的是缩小前的参数。沟道长度从L缩小到kL。为保持恒定电场，漏电压必须从VD缩小到kVD最大栅压从VG缩小到kVG，以使栅压和漏压相匹配。为了保持恒定的垂直电场，氧化层厚度必须从tox缩小到ktox。121器件的按比例缩小原理及其对电路参数的影响器件尺寸缩小；电场和功率密度不变。器件电流、电压和功耗缩小；器件响应速度提高。阈值电压――第一近似在恒定电场按比例缩小中，器件的电压按照比例因子k减小。那么阈值电压看起来也应该按照同样的比例因子减小。阈值电压（NMOS）最大耗尽区电荷阈值电压不按比例因子缩小平带电压不按比例因子缩小全部按比例缩小(GeneralScaling)恒定电场按比例缩小的问题：阈值电压不按比例因子缩小亚阈值电流不按比例因子缩小外加电压将降低提高电场带来的问题：功率密度增大温度升高，可靠性降低氧化层的绝缘性下降（击穿、隧穿、热电子效应）解决办法：增加电场，提高电压解决办法：全部按比例缩小§5.2MOSFET：概念的深入1245.2.1非理想效应5.2.2MOSFET按比例缩小理论5.2.3阈值电压的修正5.2.4附加电学特性5.2.5辐射和热电子效应*5.2.3阈值电压修正当器件尺寸缩小时，一些附加效应会对阈值电压产生影响。沟道长度的减小会增大MOSFET的跨导以及频率响应，沟道宽度的减小会增大集成电路的集成度。沟道长度和沟道宽度同时减小或其一减小都将影响阈值电压。短沟道效应长沟道器件—耗尽区电荷全部受栅压控制短沟道器件—受栅压控制的电荷减少受栅压控制的电荷减少将导致阈值电压的变化窄沟道效应沟道边缘有受栅压控制的附加电荷区附加的空间电荷将导致阈值电压的变化修正因子VT与L、W的相关性漏、源区扩散结深rj表面空间电荷区厚度xdTn沟道MOSFET短沟道长沟道n沟道MOSFET窄沟道宽沟道128VT随L的变化:表面空间电荷短沟道效应129VT随W的变化:关系曲线130阈值电压调制方法a)离子注入沟道区控制掺杂浓度，可调整阈值电压b)改变氧化层厚度，可调整阈值电压c)衬底偏压会影响阈值电压d)选择适当的栅极材料调整功函数差进行硼离子注入，控制剂量峰值在SiO2--Si界面，使VT增加。氧化层厚度增加，n沟MOSFET的阈值电压更大，p沟更负。衬源之间反偏，耗尽区加宽，必须提高阈值电压达到反型。§5.2MOSFET：概念的深入1325.2.1非理想效应5.2.2MOSFET按比例缩小理论5.2.3阈值电压的修正5.2.4击穿特性5.2.5辐射和热电子效应*栅氧化层击穿沟道雪崩击穿寄生晶体管击穿漏源穿通效应场效应晶体管的击穿：5.2.4击穿特性

MOSFET主要击穿机制MOSFET主要击穿机制。134漏源击穿BVDS：漏pn结击穿，与VDS、VGS均有关栅源击穿BVGS：栅氧化层击穿，只与VGS有关栅氧化层击穿：假设氧化层是理想绝缘体。如果氧化层中的电场变得足够大，击穿就会发生，这将导致器件的崩溃。在二氧化硅中，击穿时的电场为6×106V/cm左右。此击穿场强比硅中的大，但是栅氧化层还是很薄。当氧化层厚度为500Å时，大约30伏特的栅压可以造成击穿。但是，通常的安全边界值为3，因此，tox＝500Å时的最大安全栅压为10伏特。因为在氧化层中可能存在缺陷，从而降低击穿场强，所以安全的边界值是必要的。除了在功率器件和极薄氧化层器件中，氧化层击穿通常不是很重要的问题。沟道雪崩倍增效应:漏极附近的空间电荷区离化可以造成雪崩击穿发自S端的载流子（形成电流IS）受沟道电场的加速在D端附近发生雪崩倍增，产生的电子被漏极收集（加入ID），产生的空穴注入衬底（产生Isub）雪崩倍增形成条件：短沟道：L越短，沟道电场越强

n沟道：空穴的碰撞电离率小于电子，产生雪崩倍增的临界电场强度大于电子。1365.2.4击穿特性漏pn结击穿137漏结中电场的弯曲效应N+漏极可能是一个相当浅的扩散区并发生弯曲，耗尽区的电场在弯曲处有集中的趋向，从而降低击穿电压。138寄生晶体管击穿：

S形击穿。这种击穿是由于二级效应而产生的。等效电路示意图图中的n沟增强型MOSFET的几何图形表明了源极和衬底接地。n（源）－p（衬底）－n（漏）结构形成了一个寄生双极晶体管。源漏穿通效应漏源穿通效应是指漏－衬底空间电荷区完全经过沟道区延展到源－衬底空间电荷区。此时，空间电荷区交接，源、漏之间的势垒完全消失，可能存在较大的漏电流。139漏电流会在真正穿通条件到达之前就很快增大，这个特性称为准穿通条件。N沟MOSFET当VGS<VT且漏源电压相对较小时的理想能带图。较高的势垒会阻止漏源之间的电流。140漏极附近的空间电荷区开始和源极的空间电荷区发生相互作用，而且势垒高度降低。由于电流为势垒高度的指数函数，因此一旦准穿通条件得到满足，电流就会很快增大。源漏穿通效应施加了一个相对较大的漏极电压时的能带图轻掺杂漏晶体管结击穿电压是最大电场强度的函数。随着沟道长度的变小，偏置电压