计算机维修组装知识

计算机维修组装知识第一页，共二十六页，2022年，8月28日2.6.1认识Intel公司CPU的编号第二页，共二十六页，2022年，8月28日2.6.2认识AMD公司CPU的编号第一行：AMDAthlonTM,表明该CPU是AMD公司的Athlon系列的CPU；

第二行：A1000AMT3C(从左向右位数依次为第一位、第二位至第十位，具体含义见后表所示。

第三行：AXIA0117MPMW，此项是AMDCPU在生产线上的编号，由此编号可获知此款CPU的生产日期为01年的第17周生产的。

第四行：Y6276750317，此项是CPU超频能力的体现。首位为“Y”表明此款CPU的超频能力很强，该位也会被9、F或Z等字母或数字所代替，不同的字母数字有不同的超频能力（字母顺序越往后表明超频能力越强）。

第五行：1999AMD，表明此款CPU是AMD公司的产品。第三页，共二十六页，2022年，8月28日2.6.2认识AMD公司CPU的编号位数内容及含义第一位A：CPU的核心为Thunderbird(雷鸟)D：CPU的核心为Duron（毒龙）AX：CPU为AthonXP第二位至第五位1000：CPU的主频为1000MHz第六位A：CPU的封装方式为PGA封装D：CPU的封装方式为OPGA封装第七位M：CPU的核心电压是1.75VS：CPU的核心电压是1.5VU：CPU的核心电压是1.6VK：CPU的核心电压是1.65VP：CPU的核心电压是1.7VN：CPU的核心电压是1.8V第八位T：CPU的工作温度为90oCQ：CPU的工作温度为60oCX：CPU的工作温度为65oCR：CPU的工作温度为70oCY：CPU的工作温度为75oCV：CPU的工作温度为85oCS：CPU的工作温度为95oC第九位3：CPU的二级缓存容量为256KB1：CPU的二级缓存容量为64KB2：CPU的二级缓存容量为128KB4：CPU的二级缓存容量为512KB第十位C：CPU的前端总线频率为266MHzA或B：CPU的前端总线频率为200MHzD：CPU的前端总线频率为333MHzE：CPU的前端总线频率为400MHz第四页，共二十六页，2022年，8月28日CPU的标识双核处理器双核心处理器，简单地说就是在一块CPU基板上集成两个处理器核心，并通过并行总线将各处理器核心连接起来。双核处理器即是基于单个半导体的一个处理器上拥有两个一样功能的处理器核心。换句话说，将两个物理处理器核心整合入一个核中。

第五页，共二十六页，2022年，8月28日

Intel和AMD之所以推出双核心处理器，最重要的原因是原有的普通单核心处理器的频率难于提升，性能没有质的飞跃。由于频率难于提升，Intel在发布3.8GHz的产品以后只得宣布停止4GHz的产品计划；而AMD在实际频率超过2GHz以后也无法大幅度提升，3GHz成为了AMD无法逾越的一道坎。第六页，共二十六页，2022年，8月28日双核的优点:提高处理器性能和增强处理器功能。处理器实际性能是处理器在每个时钟周期内所能处理指令数的总量，因此增加一个内核，处理器每个时钟周期内可执行的单元数将增加一倍。不过只有充分利用两个内核中的所有可执行单元，才能使系统性能得到最大的发挥，但这需要靠软件开发者的努力，而不仅仅只依靠处理器的研发。引入双核心架构的另一个好处就是可以增加处理器的更多功能。双核心处理器架构的引入和微软下一代操作系统都将在很大程度上促进虚拟技术的发展。第七页，共二十六页，2022年，8月28日CPU的标识Intel双核心处理器

Intel目前的桌面平台双核心处理器，基本上可以简单看作是把两个Pentium4所采用的核心整合在同一个处理器内部，两个核心共享前端总线，每个核心都拥有独立的1MB二级缓存，两个核心加起来一共拥有2MB.第八页，共二十六页，2022年，8月28日但由于处理器中的两个内核都拥有独立的缓存，因此必须保证每个物理内核的缓存信息必须保持一致，否则就会出现运算错误。这样一个过程就是缓存数据的一致性，也就是说双核心处理器需要"仲裁器"来作协调。针对这个问题，Intel将这个协调工作交给了北桥芯片(MCH或GMCH)：两个核心需要同步更新处理器内缓存的数据时，需要通过前端总线再通过北桥作更新。虽然缓存的数据并不巨大，但由于需要通过北桥作出处理，无疑会带来一定的延迟，核心之间的通信就会变得缓慢，这将大大影响处理器性能的发挥。第九页，共二十六页，2022年，8月28日对于CPU来说，它的工作一般可分为获取指令、解码、运算、结果几个步骤。其中前两步由指令控制器完成，后两步则由运算器完成。按照传统的方式，所有指令按顺序执行，先由指令控制器工作，完成一条指令的前两步，然后运算器工作，完成后两步，依此类推……很明显，当指令控制器工作时运算器基本上处于闲置状态，当运算器在工作时指令控制器又在休息，这样就造成了相当大的资源浪费。于是CPU借鉴了工业生产中被广泛应用的流水线设计，当指令控制器完成了第一条指令的前两步后，直接开始第二条指令的操作，运算器单元也是，这样就形成了流水线。流水线设计可最大限度地利用了CPU资源，使每个部件在每个时钟周期都在工作，从而提高了CPU的运算频率。第十页，共二十六页，2022年，8月28日

Intel目前的桌面平台双核心处理器产品分为PentiumD和PentiumExtremeEdition(PentiumEE)两大系列，其中，PentiumD包括820(2.8GHz)、830(3.0GHz)、840(3.2GHz)三个型号，采用800MHzFSB，面向主流市场；而PentiumEE目前只有840(3.2GHz)一个型号，同样采用800MHzFSB，面向高端应用。PentiumD与PentiumEE都采用0.09微米制程，LGA775接口；它们最主要的区别就是PentiumEE支持超线程技术，而PentiumD则不支持超线程技术，也就是说在打开超线程技术的情况下PentiumEE将被操作系统识别为四颗处理器。在主板芯片组方面，由于北桥芯片担负着处理和交换不同核心缓存数据的重要作用，所以目前能够支持PentiumD和PentiumEE的是945/955系列，而915/925是不能支持的，在915/925主板上就算是能够开机，也只能使用双核心其中的一个核心！第十一页，共二十六页，2022年，8月28日CPU的标识AMD双核心处理器但与Intel的双核心处理器不同的是，由于AMD的Athlon64处理器内部整和了内存控制器，而且在当初Athlon64设计时就为双核心做了考虑，但是仍然需要仲裁器来保证其缓存数据的一致性。AMD在此采用了SRQ(SystemRequestQueue，系统请求队列)技术，在工作的时候每一个核心都将其请求放在SRQ中，当获得资源之后请求将会被送往相应的执行核心，所以其缓存数据的一致性不需要通过北桥芯片，直接在处理器内部就可以完成。与Intel的双核心处理器相比，其优点是缓存数据延迟得以大大降低。第十二页，共二十六页，2022年，8月28日

AMD目前的桌面平台双核心处理器是Athlon64X2，其型号按照PR值分为3800+至4800+等几种，同样采用0.09微米制程，Socket939接口，支持双通道DDR内存技术。

由于AMD双核心处理器的仲裁器是在CPU内部而不是在北桥芯片上，所以在主板芯片组的选择上要比Intel双核心处理器要宽松得多，甚至可以说与主板芯片组无关。理论上来说，任何Socket939的主板通过更新BIOS都可以支持Athlon64X2。对普通消费者而言，这样可以保护已有的投资，而不必象Intel双核心处理器那样需要同时升级主板。第十三页，共二十六页，2022年，8月28日CPU的风扇

CPU是主机内产生热的源头，热量由CPU内部源源不断的流出来，由于散热片接触到的是CPU的表面，所以热量就会被带离CPU，而传到散热片上，等到了散热片以后再由风扇转动所造成的气流将热量带走。这就是散热的整个过程。

散热器可拆分成两个部分：散热片和散热风扇散热片按材质主要分为：铝制和铜制散热风扇的轴承有两类：油性的和滚珠第十四页，共二十六页，2022年，8月28日CPU的认购市场上零售的IntelCPU主要有原包盒装、假盒装和散装三种类型。

1．到有信誉的商家去购买

2拨打电话，查验CPU序列号

3.软件检测:WCPUID、IntelCPUIDUtility第十五页，共二十六页，2022年，8月28日CPU内部技术综合篇

对于CPU来说，它的工作一般可分为获取指令、解码、运算、结果几个步骤。其中前两步由指令控制器完成，后两步则由运算器完成。按照传统的方式，所有指令按顺序执行，先由指令控制器工作，完成一条指令的前两步，然后运算器工作，完成后两步，依此类推……很明显，当指令控制器工作时运算器基本上处于闲置状态，当运算器在工作时指令控制器又在休息，这样就造成了相当大的资源浪费。于是CPU借鉴了工业生产中被广泛应用的流水线设计，当指令控制器完成了第一条指令的前两步后，直接开始第二条指令的操作，运算器单元也是，这样就形成了流水线。流水线设计可最大限度地利用了CPU资源，使每个部件在每个时钟周期都在工作，从而提高了CPU的运算频率。

第六课第十六页，共二十六页，2022年，8月28日CPU内部技术综合篇流水线流水线是Intel首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由5—6个不同功能的电路单元组成一条指令处理流水线，然后将一条指令分成5—6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。超级流水线又叫做深度流水线，它是提高cpu速度通常采取的一种技术。超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作，其实质是以时间换取空间。例如Pentium4的流水线就长达20级。将流水线设计的步(级)越长，其完成一条指令的速度越快，因此才能适应工作主频更高的CPU。但是流水线过长也带来了一定副作用，很可能会出现主频较高的CPU实际运算速度较低的现象.一般是流水线级数越多，重叠执行的执行就越多，那么发生竞争冲突得可能性就越大，对流水线性能有一定影响。第十七页，共二十六页，2022年，8月28日CPU内部技术综合篇采用流水线技术的优缺点１.优点：

采用增设流水线作业可有效提高单位时间的运算能力，而CPU采用级数更多的流水线设计可使它在同一时间段内处理更多的指令，有效提高其运行频率．２.缺点:

工作中，指令并不是孤立的，许多指令需要按一定顺序才能完成任务，一旦某个指令在运算过程中发生了错误，就可能导致整条流水线停顿下来，等待修正指令的修正，流水线越长级数越多，出错的几率自然也变得更大，旦出错影响也越大。在一条流水线中，如果第二条指令需要用到第一条指令的结果，这种情况叫做相关，一旦某个指令在运算过程中发生了错误，与之相关的指令也都会变得无意义。第十八页，共二十六页，2022年，8月28日CPU内部技术综合篇超标量

超标量是通过内置多条流水线来同时执行多个处理器，这些流水线能够并行处理,其实质是以空间换取时间。这些流水线能够并行处理.超级标量机能同时对若干条指令进行译码，将可以并行执行的指令送往不同的执行部件,在程序运行期间，由硬件(通常是状态记录部件和调度部件)来完成指令调度.

超级标量机主要是借助硬件资源重复(例如有两套译码器和ALU等)来实现空间的并行操作.

第十九页，共二十六页，2022年，8月28日CPU内部技术综合篇超线程(HyperThreading)

超线程技术就是利用特殊的硬件指令，把两个逻辑内核模拟成两个物理芯片，让单个处理器都能使用线程级并行计算，进而兼容多线程操作系统和软件，减少了CPU的闲置时间，提高CPU的运行效率。采用超线程可在同一时间里，应用程序可以使用芯片的不同部分。虽然单线程芯片每秒钟能够处理成千上万条指令，但是在任一时刻只能够对一条指令进行操作。而超线程技术可以使芯片同时进行多线程处理，使芯片性能得到提升。超线程技术是在一颗CPU同时执行多个程序而共同分享一颗CPU内的资源，理论上要像两颗CPU一样在同一时间执行两个线程，P4处理器需要多加入一个LogicalCPUPointer（逻辑处理单元）。因此新一代的P4HT的die的面积比以往的P4增大了5%。而其余部分如ALU（整数运算单元）、FPU（浮点运算单元）、L2Cache（二级缓存）则保持不变，这些部分是被分享的。虽然采用超线程技术能同时执行两个线程，但它并不象两个真正的CPU那样，每个CPU都具有独立的资源。当两个线程都同时需要某一个资源时，其中一个要暂时停止，并让出资源，直到这些资源闲置后才能继续。因此超线程的性能并不等于两颗CPU的性能。

第二十页，共二十六页，2022年，8月28日CPU内部技术综合篇HT总线

HT是HyperTransport的简称。HyperTransport技术是一种高速点对点总线技术，每个HyperTransport具有两个单向的点对点链接.HyperTransport本质是一种为主板上的集成电路互连而设计的端到端总线技术，目的是加快芯片间的数据传输速度。HyperTransport技术在AMD平台上使用后，是指AMDCPU到主板芯片之间的连接总线（如果主板芯片组是南北桥架构，则指CPU到北桥），即HT总线。HyperTransport能够提供400MHz的I/O工作频率和800MHz的CPU到CPU工作频率，这被称为"doublepumped"，实际上就是在时钟的上升沿和下降沿同时传输信号,Intel平台目前还没采用HyperTransport技术。

HT总线频率=CPU外频×HT倍频我们在对CPU进行超频后，HT总线的外频也会随着CPU外频的升高而升高。这样当HT总线频率超过一定的阀值时就会引起系统的不稳定(这个阀值的高低主要由主板芯片组的体质以及主板做工的好坏决定)。目前主板厂商都建议用户不要将HT总线频率升高到1GHz以上,了解了HT总线对性能的影响后，我们就可以通过降低HT总线倍频来达到降低HT总线频率的目的，从而让CPU能够工作在高外频下，而不用担心系统性能受到影响第二十一页，共二十六页，2022年，8月28日CPU内部技术综合篇多核心

多核心，也指单芯片多处理器（Chipmultiprocessors，简称CMP）。CMP是由美国斯坦福大学提出的，其思想是将大规模并行处理器中的SMP（对称多处理器）集成到同一芯片内，各个处理器并行执行不同的进程。与CMP比较，SMT处理器结构的灵活性比较突出。但是，当半导体工艺进入0.18微米以后，线延时已经超过了门延迟，要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行。相比之下，由于CMP结构已经被划分成多个处理器核来设计，每个核都比较简单，有利于优化设计，因此更有发展前途。多核处理器可以在处理器内部共享缓存，提高缓存利用率，同时简化多处理器系统设计的复杂度。

第二十二页，共二十六页，2022年，8月28日CPU内部技术综合篇SMP对称多处理结构

SMP(SymmetricMulti-Processing)，对称多处理结构的简称，是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构。在高性能服务器和工作站级主板架构中比较常见。可以简单的理解为多CPU的系统。

构建一套SMP系统的必要条件是：支持SMP的硬件包括主板和CPU；支持SMP的系统平台，如WINNT、LINUX、以及UNIX操作系统；再就是支持SMP的应用软件。为了能够使得SMP系统发挥高效的性能，操作系统必须支持SMP系统，如WINNT、LINUX、以及UNIX等等32位操作系统。即能够进行多任务和多线程处理。多任务是指操作系统能够在同一时间让不同的CPU完成不同的任务；多线程是指操作系统能够使得不同的CPU并行的完成同一个任务。要组建SMP系统，对所选的CPU有很高的要求，首先、CPU内部必须内置APIC单元。Intel多处理规范的核心就是高级可编程中断控制器的使用；再次，相同的产品型号，同样类型的CPU核心，完全相同的运行频率；最后，尽可能保持相同的产品序列编号，因为两个生产批次的CPU作为双处理器运行的时候，有可能会发生一颗CPU负担过高，而另一颗负担很少的情况，无法发挥最大性能，更糟糕的是可能导致死机。

第二十三页，共二十六页，2022年，8月28日CPU内部技术综合篇乱序执行与分枝预测技术

所谓乱序执行技术就是允许指令按照不同于程序中指定的顺序发送给执行部件的一套方法，通过把不能立刻执行的指令搁置在一边而把能立刻执行的后续指令提前处理，可以避免拖延处理器的运行，缩短程序的执行时间。每执行完一条指令时，剩下的指令又重新组合为适当的序列。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。

分枝（branch）是指程序运行时需要改变的节点。分枝有无条件分枝和有条件分枝，其中无条件分枝只需要CPU按指令