锁存器与触发器各详解

锁存器与触发器各详解1第1页，共66页，2023年，2月20日，星期二相关知识回顾：组合电路：不含记忆元件、无反馈、输出与原来状态无关。本章任务：锁存器和触发器：本章重点：通过学习锁存器、触发器，建立时序的概念;各类触发器的逻辑功能和触发方式。

是记忆元件、有反馈、输出与原来状态有关。锁存器和触发器分类。锁存器和触发器外部逻辑功能、触发方式。2第2页，共66页，2023年，2月20日，星期二2、特点：

锁存器和触发器是具有记忆功能的基本逻辑单元，能够存储一位二进制信息。有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。1、锁存器和触发器5.1概述锁存器和触发器是构成时序逻辑电路的基本单元。3第3页，共66页，2023年，2月20日，星期二5.2基本RS锁存器2、电路结构：由两个“或非”门构成的R-S锁存器电路图1、逻辑符号

由门电路组成的，它与组合逻辑电路的根本区别在于，电路中有反馈线，即门电路的输入、输出端交叉耦合。≥1R、S为触发脉冲输入端，R为复位（Reset）端，S为置位（Set）端Q、Q为两个互补的输出端4第4页，共66页，2023年，2月20日，星期二10≥1≥13、工作原理（1）S=0，R=1时

输出状态为0，R高电平有效，使锁存器置0（复位）。

R

为复位端，Reset。

10当Q=1时,称为锁存器的1状态，当Q=0时,称为锁存器的0状态。01≥1≥1（2）S=1，R=0时，

输出状态为1，S高电平有效,

使锁存器置1（置位）

。

S

为置位端Set。015第5页，共66页，2023年，2月20日，星期二≥1≥1≥1≥100010010S=0，R=0，Q=0：=1两个稳定状态：S=0，R=0，Q=1：=03）S=R=0时

Q和Q互锁，保持不变。

这是锁存器的特点：当输入处于某一状态时，输出保持。

锁存器的存储记忆功能第6页，共66页，2023年，2月20日，星期二11≥1≥100R、S同时变为0时，输出不稳定。（4）R=S=1

不允许，因为：Q=Q=0不符合逻辑。当R和S同时由1变0时，次态不定。

RS=0(约束条件)7第7页，共66页，2023年，2月20日，星期二SRQ00不变01010111不定功能表RS=0(约束条件)Qn为锁存器的原状态（现态）Qn+1为锁存器的新状态（次态）8第8页，共66页，2023年，2月20日，星期二4、波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图SRQQ置1置0置1保持不允许置1不允许不确定9第9页，共66页，2023年，2月20日，星期二5、与非门组成的基本RS锁存器10第10页，共66页，2023年，2月20日，星期二

这种触发器的触发信号是低电平有效，因此在逻辑符号的输入端处有小圆圈。11第11页，共66页，2023年，2月20日，星期二基本锁存器的特点总结◆由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”◆有两个互补的输出端，有两个稳定的状态◆有复位（Q=0）、置位（Q=1）、保持原状态三种功能◆

R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于锁存器的结构12第12页，共66页，2023年，2月20日，星期二5.3门控锁存器1、门控RS锁存器

门控RS锁存器是在基本锁存器的基础上增加两个与门G3和G4，由锁存使能信号E控制。E=0

时，G3和G4

被封锁，Q3和Q4都为0，S、R端的电平不影响输出，基本锁存器保持；

E=1

时，G3和G4开放，输出由S、R决定，完成基本锁存器的功能。电路结构和工作原理≥1≥1EEG4G313第13页，共66页，2023年，2月20日，星期二Ø（不定）111（置1）100（置0）01Qn（保持）00Qn+1SRRS=0(约束条件)E=1

时E第14页，共66页，2023年，2月20日，星期二不变不变不变不变不变不变置1置0置1置0不变功能波形图E15第15页，共66页，2023年，2月20日，星期二2、门控D锁存器CPDQ逻辑门控保证SR不同时为116第16页，共66页，2023年，2月20日，星期二D触发器状态表DQn+1

0101传输门控D锁存器，常用型号八D锁存器74373。17第17页，共66页，2023年，2月20日，星期二3、门控锁存器存在的问题——空翻

由于在E=1期间，都能接收R、S信号，此时如R、S发生多次变化，锁存器的状态也可能发生多次翻转，这种现象叫做空翻。E18第18页，共66页，2023年，2月20日，星期二5.4主从触发器1、主从RS触发器主锁存器从锁存器≥1≥1≥1≥119第19页，共66页，2023年，2月20日，星期二主从触发器的逻辑结构为主从结构，分别由两个互补的时钟控制。20第20页，共66页，2023年，2月20日，星期二①CP=1时，主锁存器工作，S、R影响主锁存器的输出Q’（信息写入主锁存器），但从锁存器禁止，状态不变；②CP↓时，从锁存器工作，在此刻之前主锁存器的输出Q’如发生了变化，从锁存器CP有效时，其输出将产生相应的变化；工作原理（主锁存器工作，从锁存器保持）

（从锁存器向主锁存器看齐）

21第21页，共66页，2023年，2月20日，星期二③CP=0时，主锁存器禁止，S、R不影响Q’,从锁存器输入信号不变，其输出稳定后不再变化。◆触发器的总输出Q只在CP由1变0时刻可能发生翻转，称之为下降沿触发。◆CP一旦变为0后，主锁存器被封锁，其状态不再受R、S影响，因此不会有空翻现象。特点22第22页，共66页，2023年，2月20日，星期二Ø（不定）111（置1）100（置0）01Qn（保持）00Qn+1SRCP在RS锁存器中，必须限制输入R和S同时为１的出现，这给使用带来不便。为了从根本上消除这种情况，可将RS锁存器接成JK锁存器。23第23页，共66页，2023年，2月20日，星期二..从锁存器主锁存器RSCPF从QQQCPF主JK反馈线互补时钟控制主、从触发器不能同时翻转1.CP

CP2、主从Ｊ－Ｋ触发器第24页，共66页，2023年，2月20日，星期二主锁存器从锁存器25第25页，共66页，2023年，2月20日，星期二..1.CPCPRSCPF从QQQCPF主JK工作原理0101F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CP第26页，共66页，2023年，2月20日，星期二1..1.CPCPRSCPF从QQQCPF主JK010状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁1CP0第27页，共66页，2023年，2月20日，星期二1..1.CPCPRSCPF从QQQCPF主JK0CP高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求CP高电平期间J、K的状态保持不变。CP下降沿()触发器触发翻转（F从状态与F主状态一致）。CP低电平时,F主封锁J、K不起作用&&第28页，共66页，2023年，2月20日，星期二..1.CPCPRSCPF从QQQCPF主JK逻辑功能分析(1)J=1,K=1

设触发器原态为“0”态0101111001010状态不变10翻转为“1”态状态不变主从状态一致0011第29页，共66页，2023年，2月20日，星期二..1.CPCPRSCPF从QQQCPF主JK(1)J=1,K=1设触发器原态为“1”态为“？”状态思考翻转为“0”状态CPCP1010110101001状态不变01状态不变主从状态一致0011第30页，共66页，2023年，2月20日，星期二..1.CPCPRSCPF从QQQCPF主JK(2)J=0,K=1设触发器原态为“1”态011010010101001翻转为“0”态设触发器原态为“0”态为“？”态保持“0”态第31页，共66页，2023年，2月20日，星期二..1.CPCPRSCPF从QQQCPF主JK(3)J=1,K=0为“？”状态置为“1”状态第32页，共66页，2023年，2月20日，星期二..1.CPCPRSCPF从QQQCPF主JK(4)J=0,K=00100000保持原态保持原态保持原态第33页，共66页，2023年，2月20日，星期二真值表CP↓34第34页，共66页，2023年，2月20日，星期二例：已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）J-K触发器的工作波形下降沿触发翻转CPJKQ35第35页，共66页，2023年，2月20日，星期二

在画主从触发器的波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态36第36页，共66页，2023年，2月20日，星期二主从触发器的一次翻转现象101001111001010010110主从触发器：CP=1,若J、K多次变化，触发器的状态与真值表不对应。对激励信号要求严格。触发器的状态与真值表不对应37第37页，共66页，2023年，2月20日，星期二5.5边沿触发器1、维持-阻塞D触发器边沿触发器：上升沿触发或下降沿触发，激励端的信号在触发时间的前后几个延迟时间内保持不变，便可以稳定地根据激励输入翻转。

RDDCPSDQQ逻辑符号38第38页，共66页，2023年，2月20日，星期二由与非门构成的基本RS锁存器（低有效）0111Q111DDD111DDD状态不变触发器被封锁39第39页，共66页，2023年，2月20日，星期二(1)CP=0时，Qn+1=Qn

，保持；(2)CP↑到时，则Qn+1=

D，触发翻转；(3)CP=1时，无论D是否变化，Qn+1=Qn

，保持(4)CP到时，则Qn+1=Qn，保持工作原理CP上升沿前接收信号，上升沿时触发器翻转，上升沿后输入D不再起作用，触发器状态保持。40第40页，共66页，2023年，2月20日，星期二例：D触发器工作波形图CPDQ上升沿触发翻转41第41页，共66页，2023年，2月20日，星期二2、利用传输延迟的触发器

两个与或非门构成的SR锁存器作为触发器的输出，与非门构成触发器的输入电路，用来接收输入J、K的值。在集成电路工艺上保证G3、G4的传输延迟时间大于SR锁存器的翻转时间。42第42页，共66页，2023年，2月20日，星期二

按照逻辑功能的不同特点，通常将时钟控制的触发器分为RS触发器、D触发器、JK触发器、T触发器等几种类型。5.6触发器逻辑功能及其描述

逻辑功能描述即描述触发器的次态与原态、输入信号之间的逻辑关系，描述方法有特性表（真值表）、特性方程、状态转移图、波形图等。关于电路结构和逻辑功能关于触发方式及其表示方法43第43页，共66页，2023年，2月20日，星期二

2、特征方程

Qn+1＝D

3、状态转换图描述触发器的状态转换关系及转换条件的图形称为状态图一、

D触发器1.

D触发器状态真值表44第44页，共66页，2023年，2月20日，星期二

二、JK触发器1.JK触发器真值表

JKQnQn+1说明00000101保持（Qn+1=Qn）01001100置0（Qn+1=0）10010111置1（Qn+1=1）11011110翻转（Qn+1=

）第45页，共66页，2023年，2月20日，星期二2.特征方程JK触发器的特征方程为3、状态转换图46第46页，共66页，2023年，2月20日，星期二三、T触发器如果把JK触发器的两个输入端J和K连在一起，并把这个连在一起的输入端用T表示，这样就构成了T触发器。1.真值表TCPQQ47第47页，共66页，2023年，2月20日，星期二2.特征方程T触发器的特征方程为

3、状态转换图当T触发器的输入控制端为T=1时，称为T’触发器。T’触发器的特性方程为：T=1T=1T=0T=048第48页，共66页，2023年，2月20日，星期二四、RS触发器1.状态真值表49第49页，共66页，2023年，2月20日，星期二RS触发器功能表

SRQnQn+1说明00000101保持

Qn+1=Qn01001100置0Qn+1=010010111置1Qn+1=1110111××不定50第50页，共66页，2023年，2月20日，星期二2.特征方程RS触发器的特征方程为式中，SR=0为约束项。

3、状态转换图51第51页，共66页，2023年，2月20日，星期二触发器功能的转换1.用JK触发器转换成其他功能的触发器（1）JK→D

分别写出JK触发器和D触发器的特性方程比较得：画出逻辑图：52第52页，共66页，2023年，2月20日，星期二（2）JK→T（T’）写出T触发器的特性方程：与JK触发器的特性方程比较，得：J=T，K=T。令T=1，即可得T’触发器。53第53页，共66页，2023年，2月20日，星期二2．用D触发器转换成其他功能的触发器（1）D→JK写出D触发器和JK触发器的特性方程：

比较两式，得：画出逻辑图。

54第54页，共66页，2023年，2月20日，星期二（2）D→T图（b）（3）D→T’图（c）

55第55页，共66页，2023年，2月20日，星期二典型集成电路介绍

双上升沿D触发器56第56页，共66页，2023年，2月20日，星期二

双下降沿J-K触发器57第57页，共66页，20