数字电路课程设计详解演示文稿

数字电路课程设计详解演示文稿当前第1页\共有67页\编于星期日\2点（优选）数字电路课程设计当前第2页\共有67页\编于星期日\2点教学目标（一）课程性质课程设计。（二）课程目的数字电路课程设计是数字电子技术课程的实践性教学环节，是对学生学习数字电子技术的综合性训练，这种训练是通过学生独立进行某一课题的设计、安装和调试来完成的，训练学生综合运用学过的数字电路的基本知识，独立设计比较复杂的数字电路的能力。当前第3页\共有67页\编于星期日\2点通过数字电路课程设计要求学生：1、综合运用电子技术课程中所学到的理论知识，独立完成一个设计课题。2、通过查阅手册和文献资料，培养学生独立分析和解决实际问题的能力。3、了解常用电子器件的类型和特性，并掌握合理选用的原则。4、学会电子电路的安装与调试技能，掌握电子电路的测试方法。5、掌握常用电子仪器的使用方法。6、学会撰写课程设计总结报告。7、培养学生严肃认真的工作作风和严谨的科学态度。当前第4页\共有67页\编于星期日\2点二、教学内容基本要求及学时分配1、课程设计题目算术运算单元ALU的设计，软件仿真一人一组，硬件搭建二人一组。2、设计内容拿到题目后首先进行电路分析设计，在满足设计要求后，再进行硬件电路搭建（在面包板上实现），实验结果不满足要求，则修改设计，直到满足要求为止。3、设计要求(1)按题目要求的逻辑功能进行设计，电路各个组成部分须有设计说明；(2)使用Multisim来做出仿真电路；(3)经过老师检查后，领器件在面包板上搭建出硬件电路，调处正确的结果；(4)写设计报告书，总结这次课程设计的体会。当前第5页\共有67页\编于星期日\2点三、主要教学环节（一）设计安排1.课程设计时间为二周共32学时，2学分；2、教学安排讲授设计需要的硬件、设计的要求、布置设计题目；学生进行设计；学生搭建硬件电路、调试教师检查学生设计和搭建调试后硬件，合格后学生写课程设计报告。当前第6页\共有67页\编于星期日\2点（二）指导与答疑每天都有教师现场答疑，学生有疑难问题可找教师答疑。学时应充分发挥主观能动性，不应过分依赖教师。（三）设计的考评设计全部完成后，须经教师验收。验收时学生要讲述自己设计电路的原理、演示软、硬件实验结果。教师根据学生设计的软硬件全过程的表现和验收情况给出成绩。当前第7页\共有67页\编于星期日\2点四、课程设计报告的内容和要求（一）课程设计报告的内容按附录中给出的报告模板进行编写，用A4纸打印，左侧装订。（二）课程设计报告编写的基本要求（1）按设计指导书中要求的格式书写，所有的内容一律打印；（2）报告内容包括设计过程、分析、硬件设计结果及分析；（设计结果及分析和感受要求手写）（3）要有整体电路原理图、各模块原理图；当前第8页\共有67页\编于星期日\2点五、考核内容与成绩评定1．考核内容：设计能力实验结果安装调试情况总结报告情况出勤和设计及调试过程的学习态度，工作作风和科学态度2．成绩评定：（1）设计的正确性和合理性20分（2）硬件搭建20分（3）实际操作，调试、效果40分（4）总结报告20分当前第9页\共有67页\编于星期日\2点六、算术运算单元ALU的设计课程设计的步骤：一、确立制作思路二、查阅有关资料绘制设计初稿三、根据初稿再查阅有关资料，反复修改设计稿以取得正确的理论知识的支撑，并绘出各部分的电路图当前第10页\共有67页\编于星期日\2点四、按所设计的电路去选择、测试好元器件、并装配电路（面包板）。五、调试。六、若组装时出现的故障，需要依据所学知识独立思考、找出问题的根源，并排除产品的故障七、准备设计报告当前第11页\共有67页\编于星期日\2点七、设计要求1、设计4位ALU，可实现8种算逻运算。要求：（1）．进行两个四位二进制数的运算。（2）．算术运算：A+B,A-B,A+1,A-1（3）．逻辑运算：AandB,AorB,Anot,AxorB2、采用总线方式（4位），实现输入A3—A0、B3---B0，采用4只开关分2次输入A和B数据。3、8种算逻运算通过3位功能选择开关选择某一种功能。（例如：000---加，001—减，….)当前第12页\共有67页\编于星期日\2点4、要求输入A和B后，各设置一个数码管显示锁存后的A数和B数（搭硬件时不用）5、要求输入A和B后，各设置四只发光管显示锁存后的A数和B数（搭硬件时要用，例如：输入9---显示:亮灭灭亮）6、运算结果用一个数码管显示（显示0—F)和四只发光管显示（软硬件都必须有）7、用2只发光管显示进借位和显示溢出。例如：0101（5）+0100（4），显示1001（9），进借位发光管灭，溢出发光管亮当前第13页\共有67页\编于星期日\2点9、ALU工作按节拍步骤进行。例如：第一拍-----输入A3—A0(打开A锁存)第二拍-----输入B3—B0(打开B锁存)第三拍-----运算并输出显示(打开A、B三态门，锁存器输出A、B送ALU)第四拍-----复位(关闭A、B锁存器输出)要求设计一个节拍发生器，用一个按钮开关，每按一次发出一个节拍。当前第14页\共有67页\编于星期日\2点八、原理框图显示模块ALUA输入锁存功能选择B输入锁存D3—D0节拍发生器+5VA缓冲三态门B缓冲三态门4开关输入A、B数3开关设置8功能当前第15页\共有67页\编于星期日\2点九、绘制总体电路图根据4位ALU要求设计或选定各单元电路按原理的顺序组合起来，组成总电路图，在绘制电路时应注意以下几点：（1）各单元电路的电源、公共地线连接在一起，各电路的电源电压值应按要求接入相应的接线端。（2）各单元的输入，输出信号应按要求首尾相接，且应符合匹配关系。当前第16页\共有67页\编于星期日\2点（3）需要控制的信号端，应对应开头元件（含开关电路）（4）集成电路或其他元件多余的功能端不用时，可不画出来以保持电路总图的简捷和清晰。（5）不得采用大规模集成电路，电路要求选用单元电路芯片当前第17页\共有67页\编于星期日\2点（5）装配完后，按电路原理测试各点的工作电压，以判断其工作是否正常。十、电路的装配及调试（1）同学们需按电路的原理图，绘制出接线图。（2）清总元器件个数。（3）用“万用表”测试元器件质量的好坏。（4）把元器件按接线图搭建在面包电路板上当前第18页\共有67页\编于星期日\2点十一简单的输入/输出接口芯片在外设接口电路中，对传输过程中的信息进行放大、隔离以及锁存的就是缓冲器、数据收发器和锁存器。1、仅含三态缓冲器的并行接口电路：由单向或双向三态门组成，可用做总线缓冲器/驱动器。主要有：intel8216/8226（4位）、SN74/54系列240/241/244/245.2、仅含数据锁存器的并行接口电路：由触发器组成的数据锁存器。主要有SN74/54系列377/378/379/273/176/276等。3、兼备数据锁存器和三态缓冲器的并行接口电路：常见的有：intel8212、SN74/54系列240/241/244/245/373当前第19页\共有67页\编于星期日\2点4、74系列器件74×××；标准型TTL74L×××；低功耗型TTL74S×××；肖特基型TTL74LS×××；低功耗肖特基型TTL74ALS×××；高性能型TTL74F×××；高速型TTL当前第20页\共有67页\编于星期日\2点5、锁存器74LS373：是8D锁存器，具有三态驱动输出，由8个D门组成，8个输入端1D～8D、8个输出端1Q～8Q，2个控制端—G和OE。74LS373的锁存器功能见下表。当前第21页\共有67页\编于星期日\2点74LS373锁存器逻辑电路和引脚图当前第22页\共有67页\编于星期日\2点表74LS373的真值表

H为高电平，L为低电平，Q0为原状态，Z为高阻抗，×为任意值。 74LS373锁存器主要用于锁存地址信息、数据信息以及DMA页面地址信息等。 常用的锁存器还有74LS273，573，Intel8282和8283等使能G输出允许OE输入输出QHLLLHLHHLL×Q0×H×Z当前第23页\共有67页\编于星期日\2点9、缓冲器74LS244 三态输出的八缓冲器和线驱动器； 8个输入端，分为二路—1A1～1A4，2A1～2A4； 8个输出端，分为二路—1Y1～1Y4，2Y1～2Y4； 分别由2个门控信号和控制；和为低，芯片工作，Y=A； 74LS244缓冲后，输入信号被驱动，输出信号的驱动能力加大了； 常用的缓冲器还有74LS240和74LS241等。当前第24页\共有67页\编于星期日\2点74LS244缓冲器逻辑电路和引脚图当前第25页\共有67页\编于星期日\2点

10、数据收发器74LS245 三态输出的8总线收发器； 16个双向传送的数据端，A1~A8，B1~B8； 两个控制端—使能端和方向控制端DIR； 芯片的功能见表。表74LS245的真值表

通常用于数据的双向传送、缓冲和驱动。 常用的数据收发器还有74LS243、Intel8286、Intel8287等使能方向控制DIR传送方向LLB→ALHA→BH×隔开当前第26页\共有67页\编于星期日\2点74LS245八总线收发器逻辑电路和引脚图当前第27页\共有67页\编于星期日\2点十二、显示电路

选择数码管进行人机通信，显示出计算结果。

实际应用的数码管需要外加译码电路。

数码管分为共阳型和共阴型，共阳型由74LS47驱动，共阴型由74LS48驱动。

如果7段数码管是共阳显示电路，那就需要选用74LS47译码驱动集成电路。共阳就是把abcdefg的7个发光二极管的正极连接在一起并接到5V电源上，其余的7个负极接到74LS47相应的abcdefg输出端上。当前第28页\共有67页\编于星期日\2点

如果把7段数码管的每一段都等效成发光二极管的正负两个极，那共阴就是把abcdefg这7个发光二极管的负极连接在一起并接地；它们的7个正极接到7段译码驱动电路74LS48的相对应的驱动端上（也是abcdefg）！此时若显示数字1，那么译码驱动电路输出段bc为高电平，其他段扫描输出端为低电平，以此类推。当前第29页\共有67页\编于星期日\2点无论共阴共阳7段显示电路，都需要加限流电阻，否则通电后就把7段译码管烧坏了！限流电阻的选取是：5V电源电压减去发光二极管的工作电压除上10ma到15ma得数即为限流电阻的值。

发光二极管的工作电压一般在1.8V--2.2V，为计算方便，通常选2V即可！发光二极管的工作电流选取在10-20ma，电流选小了，7段数码管不太亮，选大了工作时间长了发光管易烧坏！对于大功率7段数码管可根据实际情况来选取限流电阻及电阻的瓦数！

当前第30页\共有67页\编于星期日\2点当前第31页\共有67页\编于星期日\2点当前第32页\共有67页\编于星期日\2点74181算术逻辑单元/函数发生器742834位二进制全加器741518选1数据选择器74136四异或门当前第33页\共有67页\编于星期日\2点十三、面包板使用:1、面包板结构当前第34页\共有67页\编于星期日\2点2、面包板反面每一条金属片插入一个塑料槽，在同一个槽的插孔相通，不同槽的插孔不通。插槽和插孔当前第35页\共有67页\编于星期日\2点3、插孔内部导通情况每一条金属片插入一个塑料槽，在同一个槽的插孔相通，不同槽的插孔不通。三组五孔相通一组五孔相通不同槽的插孔相通不通五孔一组铜片十五孔一组铜片集成块插法当前第36页\共有67页\编于星期日\2点4、导线的剥头和插法导线剥头的长度比面包板厚度略短，转弯处留1mm绝缘层，绝缘层太长会因为绝缘层插入导电孔而不导通。铜线太短也会因接触不良而不导通。铜线太长容易引起短路铜线必须插入金属孔中，特别在金属孔位置靠边时，容易插到边上空白处，引起接触不良，用万用表也难以测量。当前第37页\共有67页\编于星期日\2点5、集成块的插法由于集成块引脚间与距离与插孔位置有偏差，必须预先调整好位置，小心插入金属孔中，不然会引起接触不良，而且会使铜片位置偏移，插导线时容易插偏。此原因引起的故障占总故障的60%以上。当前第38页\共有67页\编于星期日\2点6、接线样板两个三组五孔和中间四组五孔相通接通，整行连通。常用来接电源和接地左边整列连通，右边整列接通。常用来外接电源和地当前第39页\共有67页\编于星期日\2点7、接线样板导线量好长度后，剥好线头、根据走线位置折好后插入面包板。走线方向为“横平、竖直”整块板上的元器件的布局要合理，使走线距离短、接线方便、整洁美观。当前第40页\共有67页\编于星期日\2点8、接线样板一根导线可以直通的地方尽量只用一根线，用多根导线转接费事又容易出错。多个孔接同一个地方时，可以串接，以减少走线距离。当前第41页\共有67页\编于星期日\2点9、接线样板在接线以前要把导线拉直，不然会板面不整洁。整根导线在圆角硬物上摩擦会拉直。当前第42页\共有67页\编于星期日\2点10、接线样板此板太乱当前第43页\共有67页\编于星期日\2点（一）、加法器在数字系统中，减法、乘法和除法的核心都是加法，因此加法器是计算机的基本运算单元，在逻辑电路中经常使用。半加器和全加器是算术运算电路中的基本单元，它们是完成1位二进制数相加的一种组合逻辑电路。十四、常用的组合逻辑电路设计当前第44页\共有67页\编于星期日\2点1．半加器不考虑低位进位的加法器称半加器。设A为被加数，B为加数。本位和为S，本位进位为C，根据半加器的概念得出半加器的真值表如表所示。由真值表可得出本位和S，本位进位C的表达式：表 半加器真值表ABSC0011010101100001当前第45页\共有67页\编于星期日\2点实现半加器运算的逻辑电路如图（a）所示，（b）图为半加器的符号。图半加器当前第46页\共有67页\编于星期日\2点2．全加器半加器只是解决了两个一位二进制数相加，没有考虑来自低位的进位。如果要多位二进制数相加，必须同时考虑来自低位的进位，这种加法器称全加器。全加器真值表如表所示，表中Ai为被加数；Bi为加数；本位和Si；进位Ci，低位进位Ci-1。根据全加器的概念得出全加器真值表如下页表所示。当前第47页\共有67页\编于星期日\2点表 全加器真值表0101010100001111001100110110100100010111Ci-1AiBiSiCi当前第48页\共有67页\编于星期日\2点根据表达式画出全加器逻辑图如图（a）所示，图（b）是全加器的符号。

(a)逻辑图(b)符号图全加器电路当前第49页\共有67页\编于星期日\2点3．多位二进制加法电路用全加器可以实现多位二进制加法运算，实现四位二进制加法运算的逻辑图如图所示。图中低位进位输出作为高位进位输入，进位信号是后级向前级一级一级传输的。图四位二进加法器逻辑图

当前第50页\共有67页\编于星期日\2点4．集成四位二进制加法器74283集成四位二进制加法器74283采用了超前进位方式。74283逻辑符号及引脚图如图所示。图4位二进制加法器74283的逻辑符号、引脚图

当前第51页\共有67页\编于星期日\2点(二）．数码显示译码器(1)七段发光二极管(LED)数码管LED数码管是目前最常用的数字显示器，图(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。一个LED数码管可用来显示一位0～9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。当前第52页\共有67页\编于星期日\2点LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。

(a)共阴连接（“1”电平驱动）(b)共阳连接（“0”电平驱动）

当前第53页\共有67页\编于星期日\2点(c)符号及引脚功能图LED数码管当前第54页\共有67页\编于星期日\2点(2)BCD码七段译码驱动器此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等。以CC4511BCD为例，图为CC4511引脚排列图。图CC4511引脚排列

当前第55页\共有67页\编于星期日\2点其中：A、B、C、D—8421BCD码输入端。a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。LT—测试输入端，＝“0”时，译码输出全为“1”。 BI—消隐输入端，＝“0”时，译码输出全为“0”。LE—锁定端，LE＝“1”时译码器处于锁定（保持）状态，译码输出保持在LE＝0时的数值，LE＝0为正常译码。表为CC4511功能表。CC4511内接有上拉电阻，故只需在输出端与数码管各段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。当前第56页\共有67页\编于星期日\2点表CC4511功能表当前第57页\共有67页\编于星期日\2点续表:当前第58页\共有67页\编于星期日\2点在实际应用中，将十进制数的BCD码接至译码器的相应输入端A、B、C、D即可显示0～9的数字。四位数码管可接受四组BCD码输入。CC4511与LED数码管的连接如图所示。图CC4511驱动一位LED数码管

当前第59页\共有67页\编于星期日\2点(三)补码加、减运算规则在计算机中可进行两种运算：算术运算和逻辑运算。算术运算时，参与运算的二进制数码表示的是数值大小。常见的算术运算有加、减、乘、除、乘方、开方等。一般计算机中都提供了加、减、乘、除指令，其他更复杂的算术运算要利用算术变换成基本的四则运算来实现。从硬件实现的角度看，各种算术运算的基础是加、减运算。对于补码机，加法运算又是基础的基础。补码的加减法运算规则：[X±Y]补=[X]补+[±Y]补其中，X、Y为正、负数均可。该式说明，无论加法还是减法运算，都可由补码的加运算实现，运算结果（和或差）也以补码表示。若运算结果不产生溢出，且最高位（符号位）为0，则表示结果为正数，最高位为1，则结果为负数。当前第60页\共有67页\编于星期日\2点1、补码加减法运算部件根据上节所述，对于减法运算,因为[X-Y]补=[X+（-Y）]补=[X]补+[-Y]补，所以计算时，可以先求出-Y的补码，然后再进行加法运算，这样在用逻辑电路实现减法运算时，可以只考虑用加法电路，而不必设置减法电路。实现补码加减运算电路如图所示。当前第61页\共有67页\编于星期日\2点在图中，被加数（或被减数）X和加数（或