数字电路与逻辑设计习题 5第五章集成触发器_第1页
数字电路与逻辑设计习题 5第五章集成触发器_第2页
数字电路与逻辑设计习题 5第五章集成触发器_第3页
数字电路与逻辑设计习题 5第五章集成触发器_第4页
数字电路与逻辑设计习题 5第五章集成触发器_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

位二进制数码的寄存器。N+1。同步RSFF123个触发器。8=1使输入T=45于T触发器原态Q=0使新态Qnn+1。触发器的逻辑功能。Tˊn10使JK触发器按Q=工作使JK触发器的输端n+1QnQ13.欲使D触发器按Q=工作,应使输入D=。n+1QnA.0B.1C.Q14.下列触发器中,克服了空翻现象的有。边沿D触发器主从RS触发器主从JK触发器同步RS触发器15.下列触发器中,没有约束条件的是基本RS触发器主从RS触发器边沿D触发器。同步RS触发器16.描述触发器的逻辑功能的方法有。状态转换图17.为实现将JK触发器转换为D触发器,应使。DQn+1=DQ无关以它没有记忆功能n)))由两个TTL或非门构成的基本RS触发器,当R=S=0时,触发器的状态为不定。对边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会)个稳态储8位二进制信息要个触发器。2.一个基本RS触发器在正常工作时,它的约束条件是R+S=1,则它不允许输入S=的信号。为,0状态为,可见触发器的状态指的是端的状态。。器不会出现这种现象。Q和SQR、K1端0端SSddQQ√√√√QSR00×11Qn八、要求在输入电平有效的情况下,没有干扰信号九、使能条件越苛刻,触发器的抗干扰能力越强十、JK触发器的功能:清0,置1,保持,翻转n700Qn01Qn118十三、、Y的波形如下图

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论