门电路和组合逻辑电路

门电路和组合逻辑电路掌握与门、或门、非门、与非门和异或门等的逻辑功能，了解TTL与非门及其电压传输特性和主要参数，了解CMOS门电路的特点，了解三态门和集电极开路门电路的作用；掌握逻辑函数的表示方法，并能应用逻辑代数运算法则和卡诺图化简逻辑函数；能分析和设计简单的组合逻辑电路。教学要求第2页,共57页，2024年2月25日，星期天与门、或门、非门、与非门、异或门的逻辑功能，TTL集成与非门的电压传输特性和主要参数，三态门的概念和作用，逻辑代数的基本运算法则，分析、综合（设计）简单的组合逻辑电路基本方法。了解加法器、8421编码器和二进制译码器的工作原理。重点难点TTL集成与非门的电压传输特性和主要参数。学时数讲课4学时，习题1学时。第3页,共57页，2024年2月25日，星期天

模拟信号：电信号在时间上或数值上是连续变化的，如温度和速度。

模拟电路：处理模拟信号的电路。

数字电路：处理数字信号的电路。

数字信号：电信号在时间上和数值上都是不连续变化的，即所谓离散的，如尖顶波、矩形波。第4页,共57页，2024年2月25日，星期天脉冲是一种跃变信号，并且持续时间短暂。在数字电路中，信号（电压和电流）是脉冲的。20.1

脉冲信号尖顶波矩形波第5页,共57页，2024年2月25日，星期天脉冲幅度A：脉冲信号变化的最大值。

脉冲上升时间tr

：从脉冲幅度的10%上升到90%所需的时间。

脉冲下降时间tf：从脉冲幅度的90%下降到10%所需的时间。以矩形波为例说明脉冲信号波形的一些参数20.1脉冲信号A0.9A0.1Atrtf第6页,共57页，2024年2月25日，星期天

脉冲周期T：周期性脉冲信号相邻两个上升沿（或下降沿）的脉冲幅度的10%两点之间的时间间隔。

脉冲宽度tp：从上升沿的脉冲幅度的50%到下降沿的脉冲幅度的50%所需的时间。20.1脉冲信号脉冲频率

f

：单位时间的脉冲数。TA0.9A0.1Atrtf0.5Atp第7页,共57页，2024年2月25日，星期天脉冲信号正脉冲：脉冲跃变后的值比初始值高。负脉冲：脉冲跃变后的值比初始值低。例：正脉冲负脉冲

在数字电路中，通常根据脉冲信号的有无、个数、宽度和频率进行工作，所以抗干扰能力较强（干扰往往只影响脉冲幅度），准确度较高。20.1脉冲信号0+3V0-3V0+3V0-3V第8页,共57页，2024年2月25日，星期天在数字电路中，门电路是最基本的逻辑元件。20.2.1

逻辑门电路的基本概念

基本逻辑门电路有与门、或门和非门。20.2

基本门电路及其组合

所谓“门”，就是一种开关，在一定条件下它能允许信号通过，条件不满足，信号就通不过。门电路的输入信号与输出信号之间存在一定的逻辑关系，所以门电路又称为逻辑门电路。第9页,共57页，2024年2月25日，星期天⒈与逻辑

与逻辑：只有决定事物结果的全部条件同时具备时，结果才会发生。⒉或逻辑

或逻辑：在决定事物结果的几个条件中只要有一个或一个以上条件具备时，结果就会发生。20.2基本门电路及其组合逻辑表达式：逻辑表达式：+-YAB+-YAB第10页,共57页，2024年2月25日，星期天⒊非逻辑非逻辑：条件具备了，结果不发生；而条件不具备时，结果却发生了。在分析逻辑电路时只用两种相反的工作状态，并用1和0来代表。

门电路的输入信号和输出信号都是用电位(电平)的高低来表示，而电位的高低则用1和0两种状态来区别。20.2基本门电路及其组合+-YAR逻辑表达式：正逻辑系统：规定高电位为1，低电位为0；负逻辑系统：规定高电位为0，低电位为1。第11页,共57页，2024年2月25日，星期天⒈二极管与门电路⑴电路⑶逻辑功能当输入变量A和B全为1时，输出变量Y为1。当输入变量A和B不全为1时，输出变量Y为0；0020.2.2

分立元件基本逻辑门电路20.2基本门电路及其组合+5VRDAABYDB01101100010V0V0V3V0V0V0V3V0V3V3V3VABY⑵与门逻辑状态表第12页,共57页，2024年2月25日，星期天⑷逻辑关系式

⑸逻辑符号例：20.2基本门电路及其组合&ABYABY第13页,共57页，2024年2月25日，星期天当输入变量A和B全为0时，输出变量Y为0。当输入变量A和B只要有一个为1时，输出变量Y为1；20.2基本门电路及其组合⒉二极管或门电路⑴电路⑶逻辑功能00ABY⑵或门逻辑状态表0110110111RDAABYDB0V0V3V0V0V3V3V3V0V3V3V3V第14页,共57页，2024年2月25日，星期天20.2基本门电路及其组合⑷逻辑关系式

⑸逻辑符号例：≥1ABYABY第15页,共57页，2024年2月25日，星期天20.2基本门电路及其组合输出变量Y与输入变量A反相。⒊晶体管非门电路⑴电路⑶逻辑功能0110AY⑵非门逻辑状态表-UBBAYRBRCRKT+12V0V12V3V截止0.3V饱和非门电路也称为反相器。第16页,共57页，2024年2月25日，星期天20.2基本门电路及其组合⑷逻辑关系式

⑸逻辑符号例：A1AYY第17页,共57页，2024年2月25日，星期天⒈与非门电路20.2.3

基本逻辑门电路的组合20.2基本门电路及其组合&AB1Y&ABY⑷逻辑关系式

⑴逻辑图⑵逻辑符号⑶逻辑功能当输入变量有一个或几个为0时，输出为1。当输入变量全为1时，输出为0；第18页,共57页，2024年2月25日，星期天20.2基本门电路及其组合⒉或非门电路≥1AB1Y≥1ABY⑷逻辑关系式

⑴逻辑图⑵逻辑符号⑶逻辑功能当输入变量有一个或几个为1时，输出为0。当输入变量全为0时，输出为1；第19页,共57页，2024年2月25日，星期天20.2基本门电路及其组合⒊与或非门电路⑴逻辑图⑵逻辑符号⑶逻辑关系式&ABCD&≥11Y≥1ABY&&CD第20页,共57页，2024年2月25日，星期天20.3

TTL门电路分立元件门电路：由二极管、晶体管组成的门电路。

集成门电路：具有高可靠性和微型化等优点。在数字电路中，应用最普遍的门电路是与非门电路。第21页,共57页，2024年2月25日，星期天20.3TTL门电路20.3.1TTL与非门电路UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5V&ABYTTL与非门电路及其逻辑符号R1+5VE1E2C1B1多发射极晶体管R1E1E2+5VC1T1第22页,共57页，2024年2月25日，星期天20.3TTL门电路UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5V⒈输入端不全为1的情况当输入端A和B至少有一个为0（约为0.3V）时，则VB1≈(0.3＋0.7＝)1V，它不足以向T2提供正向基极电流，所以T2截止，以致T4也截止。由于VC2≈5V，所以T3导通，则VY＝5－R2IB3－UBE3－UD3VY＝5－0.7－0.7＝3.6V即Y=1

由于T4截止，当接负载后，有电流从UCC经R4流向每个负载门，这种电流称为拉电流。第23页,共57页，2024年2月25日，星期天20.3TTL门电路UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5V⒉输入端全为1的情况当输入端A和B全为1(约为3.6V)时，T1的两个发射结都反偏，因为VB1(＝2.1V)<VE1(＝3.6V)，则T2、T4饱和导通。VC2＝UCE2＋UBE4＝0.3＋0.7＝1V即Y=0

因T3截止，当接负载后T4的集电极电流全部由外接负载门灌入，这种电流称为灌电流。所以VY＝0.3V显然T3的基极电位不足以使T3和D3导通，所以T3截止。第24页,共57页，2024年2月25日，星期天20.3TTL门电路所以TTL门电路具有与非逻辑功能，即⒊输出高电平电压UOH和输出低电平电压UOL0.32.73.60.51.31.420UO/VUI/VABCDETTL与非门的电压传输特性将某一输入端的电压由零逐渐增大，而将其它输入端接电源正极保持恒定高电位。

阈值电压(或称门槛电压)UT：输出高电平转为低电平时所对应的输入电压。本图UT=1.4V。

输出高电平电压UOH：对应于AB段的输出电压。

输出低电平电压UOL：对应于DE段的输出电压。第25页,共57页，2024年2月25日，星期天20.3TTL门电路⒋扇出系数NO指一个与非门能带同类门的最大数目，它表示带负载能力。⒌平均传输延迟时间tpd在与非门输入端加上一个脉冲电压，则输出电压将有一定的时间延迟。tpd1：上升延迟时间tpd2：下降延迟时间tpd1tpd250%50%输入波形输出波形第26页,共57页，2024年2月25日，星期天20.3TTL门电路⒍输入高电平电流IIH和输入低电平电流IIL

输入高电平电流IIH：当某一输入端接高电平、其余输入端接低电平时，流入该输入端的电流。UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5V当输入为负电压时，为防止发射极电流过大，用D1、D2使输入端电压钳位在0V附近，起保护作用。

输入低电平电流IIL：当某一输入端接低电平、其余输入端接高电平时，从该输入端流出的电流。第27页,共57页，2024年2月25日，星期天20.3TTL门电路20.3.2

三态输出与非门电路AR1DR2R3R4BT1T2T3T4D3Y+5VE&AEYBEN△&AEYBEN△当控制端（或称使能端）E=1时，三态门的输出状态决定于输入端A、B的状态，实现与非逻辑关系，此时电路处于工作状态。当E=0时，T2、T3、T4都截止，输出端开路而处于高阻状态。若在E端串接一非门，则状态与之相反。第28页,共57页，2024年2月25日，星期天20.3TTL门电路三态门最重要的一个用途：实现用一根导线轮流传送几个不同的数据或控制信号，这根导线称为母线（或总线）。&A1EN△B1E1&A2EN△B2E2&A3EN△B3E3例：只要让各门的控制端轮流处于高电平，即任何时间只能有一个三态门处于工作状态，而其余三态门均处于高阻状态，这样，总线就会轮流接受各三态门的输出。用总线来传送数据或信号的方法在计算机中被广泛采用。第29页,共57页，2024年2月25日，星期天20.4CMOS门电路

MOS门电路：由绝缘栅场效晶体管组成。

优点：它具有制造工艺简单，集成度高，功耗低，抗干扰能力强。

缺点：工作速度较低。

CMOS门电路：是一种互补对称场效晶体管集成电路，目前应用最多。第30页,共57页，2024年2月25日，星期天20.4CMOS门电路20.4.1CMOS非门电路（CMOS反相器）GDSAGSDYT1T2+UDDP沟道N沟道当输入A为1(约为UDD)时，T1的栅-源电压大于开启电压，导通；T2的栅-源电压小于开启电压的绝对值，截止。这时，T2的电阻比T1高得多，电源电压主要降在T2上，故Y=0(约为0V)

。当输入A为0(约为0V)时，T1截止，T2导通。这时，电源电压主要降在T1上，故Y=1(约为UDD)

。第31页,共57页，2024年2月25日，星期天20.4CMOS门电路20.4.2CMOS与非门电路当输入A、B全为1时，T1和T2的都导通，电阻很低；T3和T4截止，电阻很高。这时，电源电压主要降在负载管上，故Y=0

。当输入至少有一个为0时，则T1和T2截止，相应的负载管导通，因此负载管的总电阻很低，驱动管的总电阻很高。这时，电源电压主要降在T1、T2上，故Y=1

。GDSAGSDYT1T4+UDDGDST3GSDT2B第32页,共57页，2024年2月25日，星期天20.4CMOS门电路20.4.3CMOS或非门电路当输入A、B至少有一个为1时，输出Y=0

。当输入全为0时，输出Y=1

。GDSAGSDYT2T4+UDDGDST3GSDT1B总结：与非门的输入端愈多，串联的驱动管也愈多，导通时的总电阻就愈大，输出低电平值将会因输入端的增多而提高，所以输入端不能太多。而或非门电路的驱动管是并联的，不存在此问题，所以在MOS电路中，或非门用得较多。第33页,共57页，2024年2月25日，星期天

逻辑代数或称布尔代数，它是分析与设计逻辑电路的数学工具。它虽然和普通代数一样也用字母表示变量，但变量的取值只有1和0两种，所谓逻辑1和逻辑0，代表两种相反的逻辑状态。逻辑代数所表示的是逻辑关系，不是数量关系，这是它与普通代数本质上的区别。20.5.1

逻辑代数运算法则20.5逻辑代数第34页,共57页，2024年2月25日，星期天交换律基本运算法则20.5逻辑代数结合律第35页,共57页，2024年2月25日，星期天分配律证：20.5逻辑代数吸收律证：第36页,共57页，2024年2月25日，星期天证：20.5逻辑代数证：反演律(摩根定律)第37页,共57页，2024年2月25日，星期天20.5.2

逻辑函数的表示方法例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量），开关闭合其状态为1，断开为0；灯亮Y（输出变量）为1，灯灭为0。分别用四种方法表示逻辑函数Y。20.5逻辑代数逻辑函数常用逻辑状态表、逻辑式、逻辑图和卡诺图四种方法表示。第38页,共57页，2024年2月25日，星期天⒈逻辑状态表20.5逻辑代数

A

B

C

Y00110101100100000110101011001111例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量），开关闭合其状态为1，断开为0；灯亮Y（输出变量）为1，灯灭为0。分别用四种方法表示逻辑函数Y。用输入、输出变量的逻辑状态（1或0）以表格形式来表示逻辑函数。若有n个输入变量，则有2n种组合。第39页,共57页，2024年2月25日，星期天⒉逻辑式①取Y=1(或Y=0

)列逻辑式用与、或、非等运算来表达逻辑函数的表达式。⑴由逻辑状态表写出逻辑式20.5逻辑代数

A

B

C

Y00110101100100000110101011001111②对一种组合而言，输入变量之间是与逻辑关系。

对应于Y=1，若输入变量为1，则取其原变量(如A)；若输入变量为0，则取其反变量(如)。而后取乘积项。如：第40页,共57页，2024年2月25日，星期天反之，也可以由逻辑式列出逻辑状态表。20.5逻辑代数

A

B

C

Y00110101100100000110101011001111③各种组合之间是或逻辑关系，取乘积项之和。如：例：

A

B

C

Y00100100100000000111101111011111第41页,共57页，2024年2月25日，星期天⑵最小项

设A，B，C是三个输入变量，有八种组合，相应的乘积项（即最小项）也有八个：n个输入变量有2n个最小项①每项都含有三个输入变量，每个变量是它的一个因子；20.5逻辑代数②每项中每个因子或以原变量（A，B，C）的形式或以反变量（，，

）的形式出现一次。第42页,共57页，2024年2月25日，星期天例：写出Y=AB+BC+CA的最小项逻辑式。解：

同一个逻辑函数可以用不同的逻辑式来表达，但由最小项组成的与或逻辑式则是唯一的，而逻辑状态表是用最小项表示的，因而也是唯一的。20.5逻辑代数第43页,共57页，2024年2月25日，星期天⒊逻辑图一般由逻辑式画出逻辑图。因为逻辑式不是唯一的，所以逻辑图也不是唯一的。20.5逻辑代数＆≥1111AYBC＆＆＆ABCABC第44页,共57页，2024年2月25日，星期天由逻辑状态表写出的逻辑式，以及由此画出的逻辑图，往往比较复杂。如果经过简化，就可以少用元件，可靠性也因而提高。20.5.3

逻辑函数的化简20.5逻辑代数例：⒈应用逻辑代数运算法则化简⑴并项法应用消去变量。第45页,共57页，2024年2月25日，星期天例：⑵配项法应用展开、合并化简。20.5逻辑代数⑶加项法应用合并化简。例：第46页,共57页，2024年2月25日，星期天⑷吸收法例：应用消去多余因子。20.5逻辑代数例：第47页,共57页，2024年2月25日，星期天例：20.5逻辑代数第48页,共57页，2024年2月25日，星期天已知逻辑图列逻辑状态表分析逻辑功能分析步骤

组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。运用逻辑代数化简或变换写逻辑式20.6.1

组合逻辑电路的分析20.6

组合逻辑电路的分析和综合第49页,共57页，2024年2月25日，星期天例1：分析下图的逻辑功能。⑴由逻辑图写出逻辑式20.6组合逻辑电路的分析和综合＆＆＆＆ABY⑵运用逻辑代数化简解：第50页,共57页，2024年2月25日，星期天⑶由化简后的逻辑式列逻辑状态表⑷分析逻辑功能

20.6组合逻辑电路的分析和综合000110110110ABY当输入端A、B相异时，输出为1；输入端A、B相同时，输出为0。这种电路称为异或门电路。=1ABY逻辑符号第51页,共57页，2024年2月25日，星期天例2：分析图示逻辑电路的逻辑功能20.6组合逻辑电路的分析和综合ABC＆＆＆＆≥1Y⑴由逻辑图写出逻辑式解：⑵运用逻辑代数化简